Следящий измеритель скорости сближения

Реферат

 

Изобретение относится к радиолокации и может быть использовано в радиолокационных головках самонаведения (РГС) управляемых ракет для повышения их помехозащищенности за счет распознавания сигнала помехи типа "антипод" и исключения его захвата на автосопровождение по доплеровской частоте. Следящий измеритель скорости сближения содержит смеситель 1, первый вход которого соединен с выходом приемника РГС по промежуточной частоте и является входом измерителя, усилитель промежуточной частоты 2, ограничитель 3, частотный детектор 4, управитель 5, управляемый гетеродин 6, анализатор помехи 7, генератор пилообразного напряжения 8, двух умножителей 9 и 10, и логических элементов ИЛИ 11 и НЕ 12. Анализатор помехи 7 содержит два фазовых детектора 13 и 14, объединенные первые входы которых являются входом анализатора помехи 7, два аналого-цифровых преобразователя 15 и 16, две линии задержки 17 и 18, два сумматора 19 и 20, фазовращатель 21, блок 22 комплексного сопряжения и перемножения сигналов, коррелятор 23, вычислитель 24 модуля, цифровой блок 25 сравнения, выход которого является выходом анализатора помехи 7, запоминающее устройство 26 и опорный гетеродин 27. 4 ил.

Изобретение относится к радиолокации и может быть использовано в радиолокационных головках самонаведения (РГС) управляемых ракет для повышения их помехозащищенности в условиях воздействия сигнала помехи типа "антипод".

Известен следящий измеритель скорости сближения, содержащий последовательно соединенные усилитель промежуточной частоты (УПЧ), смеситель (СМ), узкополосный УПЧ, ограничитель, обнаружитель, частотный детектор (ЧД), управитель и управляемый гетеродин (УГ), выход которого соединен со вторым входом СМ, вход УПЧ соединен с выходом приемного тракта РГС по промежуточной частоте и является входом измерителя скорости сближения.

Недостатком известного следящего измерителя скорости сближения является отсутствие его защищенности от воздействия сигнала помехи типа "антипод".

Наиболее близким к изобретению является следящий измеритель скорости сближения, содержащий последовательно соединенные СМ, УПЧ, ограничитель, ЧД, управитель и УГ, выход которого соединен со вторым входом СМ, первый вход которого соединен с выходом приемника РГС по промежуточной частоте и является входом измерителя скорости сближения [2] Недостатком данного измерителя является низкая его помехозащищенность при воздействии сигнала помехи типа "антипод", что обусловлено отсутствием возможности его распознавания от сигнала, отраженного от истинной цели, и исключения его захвата на автосопровождение по доплеровской частоте.

Цель изобретения повышение помехозащищенности следящего измерителя скорости сближения за счет распознавания сигнала помехи типа "антипод" и исключения его захвата на автосопровождение по доплеровской частоте.

Указанная цель достигается тем, что в следящий измеритель скорости сближения, содержащий последовательно соединенные СМ, УПЧ, ограничитель, ЧД и управитель, УГ, выход которого соединен со вторым входом СМ, первый вход которого соединен с выходом приемника РГС по промежуточной частоте и является входом следящего измерителя скорости сближения, дополнительно введены анализатор помехи (АП), генератор пилообразного напряжения (ГПН), первый и второй умножитель и логические элементы ИЛИ и НЕ, причем вход АП подключен к выходу соединен с первым входом первого умножителя и входом логического элемента НЕ, выход которого соединен со вторым входом второго умножителя, первый вход которого соединен с выходом ГПН, а его выход с первым входом логического элемента ИЛИ, второй вход первого умножителя соединен с выходом управителя, а его выход со вторым входом логического элемента ИЛИ, выход которого соединен со входом УГ.

Кроме того, АП содержит первый и второй фазовые детекторы (ФД), первый и второй аналого-цифровые преобразователи (АЦП), первую и вторую линии задержки (ЛЗ), первый и второй сумматоры, фазовращатель, блок комплексного сопряжения и перемножения сигналов (БКСПС), коррелятор, вычислитель модуля (ВМ), цифровой блок сравнения (ЦВС), запоминающее устройство (ЗУ) и опорный гетеродин (ОГ), причем первые входы первого и второго ФД объединены и являются входом АП, выход ОГ соединен со вторым входом первого ФД непосредственно и через фазовращатель со вторым входом второго ФД, первый и второй входы коррелятора соответственно через первый сумматор, первую ЛЗ и первый АЦП и через второй сумматор, вторую ЛЗ и второй АЦП соединены соответственно с выходами первого и второго ФД, третий и четвертый входы с выходами соответственно первого и второго АЦП, а первый и второй выходы соответственно с первым и вторым входами БКСПС, третий и четвертый входы которого соединены соответственно с выходами первого и второго АЦП, а первый и второй выходы со вторыми входами соответственно первого и второго сумматора, первый и второй входы ВМ соединены соответственно с первым и вторым выходами коррелятора, а выход с первым входом ЦБС, второй вход которого соединен с выходом ЗУ, а выход является выходом АП.

Новыми признаками, обладающими существенными отличиями, являются: анализатор помехи, новые связи между известными и новыми признаками, т.е. схема следящего измерителя скорости сближения в целом.

Использование всех новых признаков позволяет повысить помехозащищенность измерителя скорости сближения при воздействии сигнала помехи типа "антипод" за счет распознавания от сигнала, отраженного от истинной цели, и исключения захвата на автосопровождение по доплеровской частоте, путем введения АП, ГПН, двух умножителей и логических элементов НЕ и ИЛИ.

На фиг. 1 представлена блок-схема следящего измерителя скорости сближения; на фиг. 2 блок-схема анализатора помехи; на фиг. 3 - функциональная схема блока комплексного сопряжения и перемножения сигналов; на фиг. 4 функциональная схема коррелятора.

Следящий измеритель скорости сближения содержит (фиг. 1) последовательно соединенные СМ 1, УПЧ 2, ограничитель 3, ЧД и управитель 5, УГ 6, АП 7, ГПН 8, первый 9 и второй 10 умножители, логический элемент ИЛИ 11 и логический элемент НЕ 12, причем выход УГ 6 соединен со вторым входом СМ 1, первый вход которого соединен с выходом приемника РГС по промежуточной частоте и является входом следящего измерителя скорости сближения, вход АП 7 подключен к выходу УПЧ 2, а выход соединен с первым входом первого умножителя 9 и входом логического элемента НЕ 12, выход которого соединен со вторым входом второго умножителя 10, первый вход которого соединен с выходом ГПН 8, а его выход с первым входом логического элемента ИЛИ 11, второй вход первого умножителя 9 соединен с выходом управителя 5, а его выход со вторым входом логического элемента ИЛИ 11, выход которого соединен со входом УГ 6.

Анализатор помехи (фиг. 2) 7 содержит первый 13 и второй 14 ФД, первый 15 и второй 16 АЦП, первую 17 и вторую 18 ЛЗ, первый 19 и второй 20 сумматоры, фазовращатель 21, БКСПС 22, коррелятор 23, ВМ 24, ЦБС 25, ЗУ 26 и ОГ 27, причем первые входы первого 13 и второго 14 ФД объединены и являются входом АП 7, выход ОГ 27 соединен со вторым входом первого ФД 13 непосредственно и через фазовращатель 21 со вторым входом второго ФД 14, первый и второй входы коррелятора 23 соответственно через первый сумматор 19, первую ЛЗ 17 и первый АЦП 15 через второй сумматор 20, вторую ЛЗ 18 и второй АЦП 16 соединен соответственно с выходами первого 13 и второго 14 ФД, третий и четвертый входы с выходами соответственно первого 15 и второго 16 АЦП, а первый и второй выходы соответственно с первым и вторым входами БКСПС 22, третий и четвертый входы которого соединены соответственно с выходами первого 15 и второго 16 АЦП, а первый и второй выходы со вторыми входами соответственно первого 19 и второго 20 сумматоров, первый и второй входы ВМ 24 соединены соответственно с первым и вторым выходами коррелятора 23, а выход с первым входом ЦБС 25, второй вход которого соединен с выходом ЗУ 26, а выход является выходом АП 7.

Блок 22 комплексного сопряжения и перемножения сигналов (фиг. 3) содержит первый 28, второй 29, третий 30 и четвертый 31 перемножители, третий сумматор 32 и первый вычитатель 33 и работает в соответствии со следующим алгоритмом (A + jB)(C jD) (AC + BD) + j (BC AD), (1) где A и C действительные части комплексного сигнала соответственно на первом и третьем входах БКСПС 22; B и D мнимые части комплексного сигнала соответственно на втором и четвертом входах БКСПС 22.

Коррелятор 23 (фиг. 4) содержит пятый 34, шестой 35, седьмой 36 и восьмой 37 перемножители, второй вычитатель 38, четвертый сумматор 39, первый 40 и второй 41 цифровые интеграторы. На выходах второго вычитателя 38 и четвертого сумматора 39 формируются соответственно действительная и мнимая части комплексного сигнала, полученного в соответствии со следующим алгоритмом (E + jF)(C + jD) (EC FD) + j (FC + ED), (2) где E и C действительные части комплексного сигнала соответственно на первом и третьем входах коррелятора 22; F и D мнимые части комплексного сигнала соответственно на втором и четвертом входах коррелятора 22, которые соответственно в первом 40 и втором 41 Цифровых интеграторах (на их выходах формируется комплексный сигнал A + jB).

BM 24 представляет собой два квадрата, входы которых являются соответственно первым и вторым входами BM 24, сумматор, входы которого соединены с выходами квадратов и вычислитель квадратного корня, вход которого соединен с выходом сумматора, а выход является выходом BM 24.

Все блоки и устройства измерителя скорости сближения синхронизируются соответствующими сигналами, формируемыми в синхронизаторе (не показано).

Следящий измеритель скорости сближения работает следующим образом (фиг. 1).

Сигнал первой промежуточной частоты fпр1, смещенный на доплеровскую частоту, характеризующую в общем случае скорость сближения с целью либо с истинной (полезный сигнал Fдс), либо с "мнимой" (сигнал помехи типа "антипод" Fда, который обусловлен отражениями радиолокационного сигнала от земной поверхности), с выхода приемника РГС по промежуточной частоте поступает на первый вход СМ1 вход следящего измерителя скорости сближения. На второй вход СМ1 подается напряжение с выхода УГ 6 с частотой fуг. На выходе СМ1 формируется напряжение с частотой fпр2 fуг fпр1 Fдс(а), (3) которое усиливается в УПЧ 2 и подается на ограничитель 3, устраняющий изменение огибающей напряжения, воздействующего на ЧД 4.

ЧД 4 с переходной частотой fпр0 формирует напряжение рассогласования, пропорциональное (в первом приближении) разности fпр2 fпр0, и, следовательно, зависящее от частоты либо Fдс, либо Fда. Это напряжение поступает на управитель 5, который формирует сигнал, под действием которого меняется частота fуг УГ 6, которая в следящей системе устанавливается такой, чтобы выполнялось приближенное равенство fпр2 fпр0.

Для того чтобы частота УГ 6 зависела только от доплеровской частоты Fдс, обусловленной скоростью сближения с истинной целью, а не "мнимой" (Fда), в предлагаемом техническом решении предлагается осуществить, во-первых, распознавание сигнала помехи "антипод" от сигнала, отраженного от истинной цели и, во-вторых, исключить захват на автосопровождение сигнала помехи типа "антипод".

Распознавание сигнала помехи типа "антипод" от сигнала, отраженного от истинной цели, производится по различию их во времени корреляции (фиг. 2).

Сигнал с выхода УПЧ 2 поступает через вход АП 7 на объединенные первые входы ФД 13 и 14. Опорными сигналами для их работы являются соответственно сигнал с выхода ГО 27 непосредственно и с поворотом на 90 градусов в ФВ 21. С помощью первого 15 и второго 16 АЦП осуществляется преобразование входных аналоговых напряжений на видеочастоте в цифровой код. Эти цифровые коды с выходов соответственно первого 15 и второго 16 АЦП поступают соответственно на входы первой 17 и второй 18 ЛЗ, третьи и четвертые входы БКСПС 22 и коррелятора 23.

Из-за переотражений сигнала от совокупности блестящих точек на земной поверхности (помеха типа "антипод") его ширина спектра будет больше ширины спектра сигнала, отраженного от истинной цели, т.е. время корреляции а сигнала помехи типа "антипод" будет меньше времени корреляции полезного сигнала с. Исходя из этого период задержки Т ЛЗ 17 и 18 в АП 7 выбран из следующего условия с > T > а. (4) С выходов первой 17 и второй 18 ЛЗ задержанные на время Т цифровые коды поступают на первые входы соответственно первого 19 и второго 20 сумматора. На их вторые входы поступают соответственно с первого и второго выходов БКСПС 24 цифровые коды результатов комплексного сопряжения и перемножения сигналов (с выходов третьего сумматора 32 и первого вычитателя 33 соответственно фиг. 3). В корреляторе 23 осуществляется операция комплексного перемножения выходных сигналов с АЦП 15, 16 и сумматоров 19, 20 и усреднение полученных результатов в цифровых интеграторах 40 и 41 (фиг. 4). В результате на первом и втором выходах коррелятора 23 будут сформированы квадратурные составляющие коэффициента корреляции входного сигнала, которые подаются соответственно на первый и второй входы БКСПС 23. Кроме того, по квадратурным составляющим коэффициента корреляции в ВМ 24 осуществляется формирование цифрового кода, соответствующего модулю коэффициента корреляции, который будет близок к единице для полезного сигнала, отраженного от истинной цели, и близок к нулю для сигнала помехи типа "антипод" (так как период задержки ЛЗ 19 и 20 выбран из условия (4)). Этот цифровой код поступает на первый вход ЦБС 25, где сравнивается с пороговым значением (близким к единице) с выхода ЗУ 26.

ЦБС 25 работает таким образом, что на его выходе формируется сигнал логической единицы только в том случае, если цифровой код, поступающий на его первый вход, превысит цифровой код порогового значения с выхода ЗУ 26, в противном случае формируется сигнал логического нуля. В результате, если на входе АП 7 присутствует сигнал помехи типа "антипод", то на его выходе сформируется сигнал логического нуля, в противном случае сигнал логической единицы.

Исключение захвата на автосопровождение сигнала помехи типа "антипод" осуществляется следующим образом.

Логический сигнал (ноль если на входе АП 7 присутствует сигнал помехи типа "антипод" и единица если присутствует полезный сигнал) с выхода АП 7 (фиг. 1) поступает на первый вход первого умножителя 9 и после инвертирования в логическом элементе НЕ 12 на второй вход второго умножителя 10. Если в АП 7 будет принято решение о том, что на выходе УПЧ 2 присутствует полезный сигнал (отраженный от истинной цели), то сигнал логической единицы с выхода АП 7 будет разрешающим для прохождения сигнала с выхода управителя 5 через логический элемент ИЛИ 11 на УГ 6, и после его инвертирования с помощью логического элемента НЕ 12 запрещающим для прохождения управляющего пилообразного напряжения с выхода ГПН 8. В результате частота УГ 6 будет изменяться в зависимости от частоты Fдс, а следовательно, будет осуществляться слежение за доплеровской частотой, обусловленной скоростью сближения с истинной целью.

Если в АП 7 будет принято решение о том, что на выходе УПЧ 2 присутствует сигнал помехи типа "антипод", то сигнал логического нуля с выхода АП 7 будет запрещающим для прохождения сигнала с выхода управителя 5 и разрешающим (после его инвертирования в элементе НЕ 12) для прохождения напряжения с выхода ГПН 8 через элемент ИЛИ 11 на УГ 6. В результате его частота будет изменяться не в зависимости от частоты Fда (т.е. контур слежения за частотой Fда в этом случае будет разомкнут), а от управляющего пилообразного напряжения. Последнее будет осуществляться до тех пор, пока в АП 7 не будет принято решение о присутствии на его входе сигнала, обусловленной скоростью сближения с истинной целью.

Таким образом, применение предлагаемого изобретения позволяет повысить помехозащищенность следящего измерителя скорости сближения его захвата на автосопровождение по доплеровской частоте.

Формула изобретения

Следящий измеритель скорости сближения, содержащий последовательно соединенные смеситель, усилитель промежуточной частоты, ограничитель, частотный детектор и управитель, управляемый гетеродин, выход которого соединен с вторым входом смесителя, первый вход которого является выходом сигнала приемника радиолокационной головки самонаведения по промежуточной частоте и является входом следящего измерителя скорости сближения, отличающийся тем, что в него введены генератор пилообразного напряжения, первый и второй умножители, элементы ИЛИ и НЕ и анализатор помехи, содержащий первый и второй фазовые детекторы, первый и второй аналого-цифровые преобразователи, первую и вторую линии задержки, первый и второй сумматоры, фазовращатель, блок комплексного сопряжения и перемножения сигналов, коррелятор, вычислитель модуля, цифровой блок сравнения, запоминающее устройство и опорный гетеродин, причем объединенные первые входы первого и второго фазовых детекторов, являющиеся входом анализатора помехи, соединены с выходом усилителя промежуточной частоты, выход опорного гетеродина соединен с вторым входом первого фазового детектора непосредственно и через фазовращатель с вторым входом второго фазового детектора, первый вход коррелятора соединен через последовательно соединенные первый сумматор, первую линию задержки и первый аналого-цифровой преобразователь с выходом первого фазового детектора, второй вход коррелятора соединен через последовательно соединенные второй сумматор, вторую линию задержки и второй аналого-цифровой преобразователь с выходом второго фазового детектора, третий и четвертый входы коррелятора соединены с выходами соответственно первого и второго аналого-цифровых преобразователей, а первый и второй выходы соответственно с первым и вторым входами блока комплексного сопряжения и перемножения сигналов, третий и четвертый входы которого соединены соответственно с выходами первого и второго аналого-цифровых преобразователей, а первый и второй выходы с вторыми входами соответственно первого и второго сумматоров, первый и второй входы вычислителя модуля соединены соответственно с первым и вторым выходами коррелятора, а выход с первым входом цифрового блока сравнения, второй вход которого соединен с выходом запоминающего устройства, выход цифрового блока сравнения, являющийся выходом анализатора помехи, соединен с первым входом первого умножителя и входом элемента НЕ, выход которого соединен с вторым входом второго умножителя, первый вход которого соединен с выходом генератора пилообразного напряжения, а его выход с первым входом элемента ИЛИ, второй вход первого умножителя соединен с выходом управителя, а его выход с вторым входом элемента ИЛИ, выход которого соединен с входом управляемого гетеродина.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4