Устройство управления цифровой вычислительноймашины

Устройство управления цифровой вычислительноймашины

Иллюстрации

Показать все

Реферат

 

209040

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соевтокиз

Социалистический

Республик

Зависимое от авт. свидетельства ¹

Заявлено 09.VI.1966 (№ 1082786/26-24) с присоединением заявки №

Приоритет

Опубликовано 17.|.1968. Бюллетень № 4

Дата опубликования описания 11.Ш.1968

Кл. 42m, 14

МПК G 06f

УДК 681.142.07 (088.8) Комитет по двлам изобретений и открытий при Совете Министров

СССР

Авторы изобретения

А. А. Барабанов, Л. А. Калиниченко, С. Д. Михновский, 3. Л. Рабинович и А. М. Самофалова

Заявитель

Институт кибернетики АН УССР

УСТРОЙСТВО УПРАВЛЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ

МАШИНЪ|

Известны устройства управления цифровой вычислительной машины, построенные по принципу динамического анализа приоритета выполнимости элементов рабочего языка и хранения числовой и служебной информации в отдельных стеках памяти, содержащие регистры различного назначения.

Предлагаемое устройство отличается от известных тем, что оно содержит блок автоматического управления, подключенный к командному блоку, регистру текущего элемента командного блока, регистру режима и схеме приоритета выполнения программы; блок динамического хранения содержимого оператив. ных ячеек, соединенный общей шиной с логическим блоком вычисления булевых функций, регистром режима, оперативным регистром стековой памяти, регистром текущего командного элемента программы, регистром следующего элемента программы, блоком динамической адресации ячеек памяти, оперативным и долговременным запоминающим устройством и с выходом блока чтения программы, выход блока динамической адресации соединен с оперативным запоминающим устройством.

Это позволяет увеличить быстродействие устройства и em экономичность.

Блок-схема предлагаемого устройства совместно с блоками оперативного запоминающего устройства 1 и долговременного запоминающего устройства 2 представлена на че|т. теже.

Устройство состоит из блока автоматного управления 8, связанного, в частности, с ре5 гистром 4 текущего командного элемента программы, схемой приоритета выполнения элементов программы б, регистром режима б и командным блоком 7, Командный блок 7 связан с общей кодовой

10 шиной числа запоминающих устройств 1 и 2 и адресным регистром 8. Адрес в регистр 8 может быть занесен как из блока автоматного управления 8, так и из регистра 4 текущего элемента программы.

15 С общей кодовой шиной числа связаны также блок чтения программы 9, оперативные регистры стековой памяти 10, 11 и 12 и блок динамического хранения содержимого оперативных ячеек устройства 13.

20 Номером 14 обозначена группа индекс-регистров, счетчиков и сумматор устройства управления. Предусмотрен также логический блок 15 вычисления булевских функций.

Все регистры устройства связаны между со25 бой и адресными регистрами запоминающих устройств 1 и 2 через общую кодовую шину адреса. Кроме того, между некоторыми из них имеется непосредственная связь. В частности, блок чтения программы 9, связан с регистром

30 1б следующего элемента программы, регистр

209040

1б — с регистром 4, а регистр 4 — с одним из полей оперативного регистра стековой памяти — регистром 12.

Чтение и выделение элементов рабочсй программы выполняется блоком 9. Очередной командный элемент программы, состоящий в случае языка АЛГОЛ-60 из кода ограничителя и признака операнда, принимается из блока 9 на регистр следующего командного элемента 16.

Выполнение (интерпретация) командных элементов программы осуществляется в соответствии с приоритетом из выполнимости, проверяемым на дешифраторе 5 выполнимости.

Выполняемый командный элемент программы помещается на регистр 4.

Командный элемент программы, который не может быть выполнен, и его операнд переписываются на регистры 10, 11 и 12, составляющие вместе один оперативный регистр стековой памяти.

В зависимости от интенсивности использор»írrÿ алгоритмы интерпретации реализуются либо в автомате управления 8, либо в командном блоке 7 в виде запоминаемых микро.

Выполненис zarroixrHH»eMbrx микропрограмм вызывается по адресу в регистре 8, который пересылается туда из регистра текущего командного элемента 4, либо устанавливается из автомата управления 8.

Блоком 7 реализуется система команд, которая имеет адресную структуру и обеспечивает запуск операций, выполняемых в смежных устройствах, и управление операциями над содержимым регистров устройств» управления и ячеек оперативной памяти выполняемых средствами устройства управления.

Способ интерпретации командного элемента программы зависит от вида синтаксического понятия языка, которому этот элемент при.

I:àäëåæèò.

Признак текущего интерпретируемого поня. тия языка фиксируется в регистре б, связанном с общей кодовой шиной и автоматом управления 8, и схемой приоритета 5.

Устройство управления располагает своим сумматором, используемым для модификации адресов, органической группой счетчиков и регистров 14, связанными между собой и с другими регистрами устройства управления, Широкое использование стандартных ячеек оперативной памяти в качестве регистров хранения обеспечивается применением в устройстве блока 18 для динамического хранения содержимого запоминаемых регистров. Адрес требуемой ячейки, принятый с кодовой шины в блок 18, сравнивастся с адресами ячеек, содержимое которых хранится в этом же блоке. При совпадении адресов требуемый код гыдается из выбранного регистра блока 18 на кодовую шину. Если среди адресов в блоке

18 нет адреса искомой ячейки, содержимое одного из регистров блока переписывается в соответствующую ячейку памяти, а на его место вызывается содержимое требуемой ячейки.

В результате указанной динамической замены в блоке 4 удерживается содержимое регистров, которые используются наиболее активно.

Для вычисления переключательных функций, в том числе и от переменных выходных сигналов схем устройства управления, в устройство управления введен логический блок 8.

Обращение к оперативной памяти 1 может выполняться как непосредственно по физическому адресу, так и через блок динамической адресации 17 по математическому адресу.

В последнем случае требуемый сегмент информации, если or- отсутствует в оперативной памяти 1, вызывается в нее из внешней памяти.

Предмет изобретения

Устройство управления цифровой вычислительной машины, построенное по принципу динамического анализа приоритета выполнимости элементов рабочего языка и хранения числовой и служебной информации в отдельных стеках памяти, содержащее регистры, Отличаюи ееся тем, что, с целью увеличения его быстродействия и экономичности, оно содержит блок автоматического управления, подключенный к командному блоку, регистру текущего элемента командного блока, регистру режима и схеме приоритета выполнения программы; блок динамического хранения содержимого оперативных ячеек, соединенный общей шиной с логическим блоком вычисления булевых функций, регистром режима, оперативным регистром стековой памяти, регистром текущего командного элемента программы, регистром следующего элемента программы, блоком динамической адресации ячеек памяти, оперативным и долговременным запоминающим устройством и с выходом блока чтения программы; выход блока динамической адресации соединен с оперативным запоминающим устройством.

209040

Составитель В. А. Субботин

Реда ктор Ю. H. Г! етров Гсхред Л. Я. Бриккер Корректор и: С. П. Усова и Е. И. Батракова

Заказ 312 5 Тираж 530 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Ти lotð ôí÷, пр. Сапунова, 2