Патент ссср 209048

Патент ссср 209048

Иллюстрации

Показать все

Реферат

 

9048

Союз Соеетскиз

Сопизлистическиз

Республик

42m, 14

К G 061

Комитет по делам изобретеиий и открытий при Совете Министров

СССР

681.326.77 (088.8) Авторы изобретения

А. T. Кучукян, А. М. Мкртчян и В. Х. Мелик-Парсаданян

Заявитель

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДУПЛЕКСНЫХ ЭЛЕКТРОННЫХ

ВЫЧИСЛИТЕЛЬНЫХ МАШИН

Известны устройства для контроля электронных вычислительных машин, которые сравнивают результаты вычислений двух машин и по ним определяют правильность вычислений.

Предложенное устройство отличается тем, что оно содержит счетчик этапов, выход которого подсоединен к входу коммутатора, а вход — к схеме анализа и управления и другому входу коммутатора, выходы регистров каждой электронной вычислительной машины соединены со схемой сравнения, выход которой подключен через схему анализа и управления к управляющим входам схем «И» каждой электронной вычислительной машины, выход первой схемы «И» подключен к входу первой электронной вычислительной машины, а выход второй схемы «И» подсоединен к входу второй электронной вычислительной машины, выходы каждой электронной вычислительной машины подключены соответственно через схемы «ИЛИ» к вторым входам схем «И» и к входам синхронизатора, выход которого соединен со входом схемы анализа и управления.

Это позволяет точно локализовать случайные и систематические ошибки.

На чертеже приведена схема предлагаемого устройства.

В каждой из двух ЭВМ 1 и 2 образующих дуплексную систему, числа, записанные в запоминающем устройстве (ЗУ), сопровождаются контрольными разрядами, которые проверяют записанное число по какому-либо модулю (модуль выбирается в зависимости от надежности и имеющейся разрядности ЗУ). В таком случае при чтении с ЗУ с определенной вероятностью могут быть обнаружены однократные или многократные ошибки.

10 Операция обеих ЭВМ разбивается на отдельные части (этапы), каждая из которых связана с обращением к ЗУ или с промежуточными или конечными результагами вычислений данной операции (например, чтение

1s команды операндов, частные произведения, результат операций и т. д.). Информация регистров 8 и 4 сравнивается в схеме сравнения 5. В схеме 5 также проверяется соответствие чисел их контрольным разрядам. Сиг20 палы окончания этапов (1, 2,...,n) каждой ЭВМ подаются на схемы собирания б и 7, и так как данный этап в обеих ЭВМ может не быть завершен одновременно, выходы этих схем подаются на схему 8 синхронизации. Сигнал с

2S этой схемы поступает на схему 9 анализа и управления, в которой производится анализ контрольных разрядов и результата сравнения в схеме 5.

Порядковый номер этапа определяется счет30 чиком 10 этапов, который определяет также, з какую точку (1, 2,...n) операции в ЭВМ 1 и 2 следует запустить, подавая соответствующее разрешение iHB выходной коммутатор 11. Схема 9 анализа и управления при совпадении содержимого регистров 8 и 4 изменяет содержимое счетчика 10 на единицу и через коммутатор 11 запускает следующий этап ЭВМ 1 и

2. Если содержимое регистров 8 и 4 не совпадает, то анализ контрольных разрядов показывает, что одна из ЭВМ правильная, а вторая — нет. При этом единица в счетчик 10 не добавляется и схема 9 через коммутатор 11 повторяет данный этап. При повторной ошиоке число с исправной ЭВМ переписывается в

ЗУ неисправной ЭВМ по каналам связи между регистрами 8 и 4, и операция повторяется.

Во всех случаях, если повторение этапа или перепись числа не устраняют ошибку в неисправной ЭВМ, то схема 9 замыкает ключи 12 и 18 и блокирует работу схемы 6, так как прекращается дуплексный режим работы. B неисправной ЭВМ производится текстовая проверка, а исправная ЭВМ продолжает свою работу.

Если ошибка возникла в обеих ЭВМ одновременно и повторением этапа не исправилась, то управлением схемы 9 обе ЭВМ посылаются к программам анализа неисправности.

Таким образом, данный способ контроля в пределах одного этапа устраняет все случайные ошибки независимо от их кратности в момент их возникновения, а также все стационарные ошибки, не связанные с отказом аппаратуры (например, случайная ошибка в цепи

209048 регенерации ферритовых ЗУ приводит к стационарной ошибке при чтении, однако, при переписи с исправной ЭВМ в неисправную ошибка будет исправлена). Кроме того, воз5 никновение ошибки в одной ЭВМ не приводит к искажению последующих вычислений, и ошибка локализуется с большой точностью.

Предмет изобретения

10 Устройство для контроля дуплексных электронных вычислительных машин, содержащее схему сравнения, схему анализа и управления, схемы «И», схемы «ИЛИ», регистры, коммутатор и синхронизатор, отличающееся тем, 15 что, с целью точной локализации случайных и систематических ошибок, оно содержит счетчик этапов, вы од которого подсоединен к входу коммутатора, а вход к схеме анализа и управления и другому входу коммутатора, вы20 ходы регистров каждой электронной вычислительной машины соединены со схемой сравнения, выход которой подключен через схему анализа и управления к управляющим входам схем «И» каждой электронной вычислительной

25 машины, выход первой схемы «И» подключен к входу первой электронной вычислительной машины, а выход второй схемы «И» подсоединен к входу второй электронной вычислительной машины, выходы каждой электронной вы30 числительной машины подключены соответственно через схемы «ИЛИ» к вторым входам схем «И» и к входам синхронизатора, выход которого соединен со входом схемы анализа и управления.

Составитель А, А. Плащин

Редактор Л. А. Утехина Техред А. A. Камышникова Корректоры: В. П. Минеева и Е. H. Гудзова

Заказ 336/15 Тираж 530 Подписног

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССГ

Москва, Центр, пр. Ссрова, д. 4

Типографии,.пр. Сапунова, 2