Сеть для маршрутизации сообщений

Сеть для маршрутизации сообщений

Реферат

 

Изобретение относится к построению многопроцессорных вычислительных систем с синхронной и асинхронной работой процессоров. Технический результат заключается в уменьшении среднего времени прохождения сообщений в сети. Сеть для маршрутизации сообщений содержит по крайней мере три узла коммутации, смежные узлы коммутации соединены друг с другом каналами связи, по крайней мере один узел коммутации соединен по крайней мере с одним отдаленным узлом коммутации. 3 з.п. ф-лы, 33 ил.

Изобретение относится к области вычислительной техники, в частности к параллельным компьютерным системам обработки информации и может найти применение при построении многопроцессорных вычислительных систем с синхронной и асинхронной работой процессоров.

Известна вычислительная система для параллельной обработки информации (см. патент Великобритании 2227341, кл. G 06 F 13/38, НКИ G 4 A, публ. 25.07.90, N 30), содержащая по меньшей мере три узла, каждый из которых используется для обработки потока данных и содержит средства для маршрутизации информации между узлами, что дает возможность резервирования определенного тракта передачи данных по сети узлов. Сообщения могут быть переданы из одного исходного узла в узел назначения по зарезервированному тракту. Использование устройства резервирования тракта позволяет сократить требования к буферизации информации в промежуточных узлах, уменьшить время ожидания при пропускании информации по сети и повысить общую скорость передачи информации между узлами. При этом обеспечивается синхронная передача сообщений между узлами.

Признаки аналога, совпадающие с признаками заявляемого технического решения, следующие: каналы, узел коммутации, который, в частности содержит маршрутизатор, буферы, устройство резервирования (коммутатор каналов).

Причины, препятствующие достижению требуемого технического результата, состоят в том, что в аналоге не обеспечиваются поиск трактов передачи данных и непосредственное соединение между отдаленными узлами, а средства маршрутизации не предполагают поиск обходных путей при передаче из исходного узла в узел назначения в случае недоступности необходимого канала основного и зарезервированного трактов передачи данных. При этом под отдаленными понимаются узлы, хотя бы одна из координат которых отличается более чем на единицу.

Известна также параллельная вычислительная система для обмена информацией между узлами (патент Великобритании 2249243, кл. H 04 L 12/56, 12/42, НКИ H 4 P, публ. 29.04.92, N 18), имеющая усовершенствованную архитектуру по сравнению с системой, заявленной в патенте Великобритании N 2227341. Эта вычислительная система объединяет по крайней мере три узла. Каждый узел в такой системе служит для обработки информации и для маршрутизации и передачи информации между узлами. Средства маршрутизации узла позволяют резервировать маршрут в сети. Таким образом, сообщения могут передаваться от исходного узла к узлу назначения по зарезервированному маршруту. Использование системы резервирования маршрута снижает требования к буферизации информации в промежуточных узлах маршрута, уменьшает время ожидания прохождения сообщений и увеличивает межузловую пропускную способность. Обмен сообщениями между узлами в синхронном режиме осуществляется с помощью стробирующего сигнала, модифицируемого в узлах путем восстановления фронтов сигнала для того, чтобы сократить сжатие импульса сигнала строба.

Изобретение по патенту Великобритании N 2249243 охватывает вычислительную систему, имеющую множество обрабатывающих узлов, соединенных между собой в двоичный n-куб. Каждый узел имеет средства для обработки информации и маршрутизации ее между узлами n-куба. Маршрутизатор осуществляет прием адресной информации от средств обработки и посылает ее от узла к узлу для построения маршрута связи информации от исходного узла к узлу назначения. После того, как маршрут связи установлен, узел назначения посылает ответ по тому же маршруту, в обратном порядке с подтверждением готовности к приему информации. Затем начинается передача информации по зарезервированному маршруту. По завершении передачи информации маршрут освобождается и каналы, используемые маршрутом, становятся открытыми для связи между другими узлами. Каждое средство маршрутизации объединяет два канала для передачи информации. Первый канал используется для передачи информации от узла к смежному узлу, а второй - для получения от соседнего узла. Передача информации между узлами осуществляется с помощью синхронизирующих сигналов, передаваемых вместе с информацией. Каждый канал включает средства передачи информации (собственно данных сообщения и информации управления состоянием), а также средства передачи синхронизирующих сигналов, для управления отправкой и получением информации.

Признаки аналога, совпадающие с признаками заявляемого технического решения следующие: каналы и узел коммутации, содержащий, в частности, маршрутизатор, буферы, устройство резервирования (коммутатор каналов).

Причины, препятствующие достижению требуемого технического результата, заключаются в том, что в аналоге не обеспечиваются поиск трактов передачи данных и непосредственное соединение между отдаленными узлами, а средства маршрутизации обеспечивают возможность маршрутизации сообщений только для двоичного N - куба.

Наиболее близким техническим решением к заявляемому является сеть для маршрутизации сообщений (см. патент Великобритании 2251356, кл. H 04 L 12/56, НКИ H 4 K, публ. 30.08.91), включающая первую сеть, имеющую множество узлов, каждый из которых имеет устройство маршрутизации, связанных между собой каналами первой сети для маршрутизации сообщений между узлами, и вторую сеть с множеством узлов, каждый из которых имеет устройство маршрутизации, а узлы связаны с помощью каналов второй сети для маршрутизации сообщений между узлами. Каждый маршрутизатор во второй сети соединен по крайней мере с одним из маршрутизаторов первой сети с помощью Z-каналов для маршрутизации сообщений между узлами каждой сети; первая и вторая сети имеют одинаковые размеры. Средства маршрутизации сообщений размещены внутри каждого маршрутизатора этих двух сетей, при этом маршрутизация сообщений происходит от узла-источника к узлу назначения через каналы первой сети и каналы второй сети. В случае недоступности необходимого канала первой сети или второй сети маршрутизация происходит с помощью средств маршрутизации сообщений между первой и второй сетью по Z каналам.

В предпочтительном примере осуществления этого решения в описании к патенту 2251356 описывается первая многомерная сеть маршрутизации, обозначенная A, включающая множество узлов обработки. Каждый узел включает средства обработки информации и блок прокладки маршрута для маршрутизации информации (т.е. сообщений) между узлами сети. Чтобы улучшить эффективность маршрутизации сообщений, проходящих через схему в сети A, вторая многомерная сеть маршрутизации из блоков прокладки маршрута, обозначенная B, соединяется с сетью A. Сети A и B имеют одинаковую топологию и измерение. Блок прокладки маршрута имеет X-координату и Y-координату в соответствующей сети. Блок прокладки маршрута в конкретных координатах в сети A соединяется с блоком прокладки маршрута в соответствующих координатах в сети B через каналы, обозначенные Z.

Сети A и B представляют собой двухмерные сдвоенные решетки узлов. Каждый узел включает блок прокладки маршрута, включающий четыре типа каналов для передачи информации.

Первый канал применяется для передачи информации между блоком прокладки маршрута и процессором, соединенным с блоком прокладки маршрута.

Второй канал применяется для передачи информации между блоками прокладки маршрута в X направлении.

Третий канал применяется для передачи информации между блоками прокладки маршрута в Y направлении.

Четвертый канал применяется для передачи информации между блоками прокладки маршрута в Z направлении.

Сообщения, передаются в сети A и B путем использования информации о маршрутизации, содержащейся в каждом сообщении.

При этом информация о маршрутизации применяется только для целей определения единственного маршрута в X и Y измерениях. Маршрутизация в Z измерении является переменной и зависит от недействительных каналов, имеющих место в сети. Под недействительными понимаются каналы, которые находятся в состоянии занятости, не существуют или находятся в состоянии сбоя.

В течение передачи сообщения в X и Y измерениях, если канал немедленно не предоставляется, запрос делается для Z канала. Запрос для X или Y канала и запрос для Z канала поддерживаются до тех пор, пока не будет представлен один канал. Сообщение передается на предоставленный канал, а другой запрос отменяется. Если оба запрашиваемых канала (X или Y) и Z канал находятся в состоянии занятости, то сообщение блокируется и не передается на Z канал.

Блок прокладки маршрута не фиксируется для маршрутизации на канале до тех пор, пока канал не будет представлен. Заголовок обычной маршрутизации адреса не изменяется при переходе через Z измерение. Когда сообщение поступает на блок прокладки маршрута узла назначения, сообщение передается на канал, связанный с процессором. Этот метод адаптивной маршрутизации требует, чтобы блок прокладки маршрута проверял адрес маршрутизации для определения, поступило ли сообщение в узел назначения. Такая проверка выполняется всякий раз, когда сообщение переходит Z измерение. Если имеет место переход от первой сети ко второй и все желаемые каналы второй сети недействительны, сообщение будет блокироваться и не будет передаваться на Z канал.

Признаки прототипа, совпадающие с признаками заявляемого технического решения, следующие: каналы, узел коммутации, который, в частности, содержит маршрутизатор.

Причины, препятствующие достижению требуемого технического результата, состоят в том, что в прототипе не обеспечивается поиск трактов передачи данных и непосредственное соединение между отдаленными узлами, а средства маршрутизации обеспечивают поиск обходных путей при передаче из исходного узла в узел назначения и, соответственно, адаптивную маршрутизацию только в одном координатном Z-направлении.

Задача, на решение которой направлено заявляемое техническое решение, заключается в сокращении временных затрат для передачи сообщений при сохранении функциональных и технических характеристик сетей различных конфигураций с автоматической прокладкой маршрута (как по заданному, так и по адаптивному маршруту) за счет использования как смежных, так и отдаленных связей.

Технический результат, достигаемый при использовании изобретения, заключается в уменьшении среднего времени прохождения сообщений в сети за счет введения связей между отдаленными узлами и в сокращении аппаратных затрат за счет использования одного маршрутизатора на несколько каналов.

Изобретение поясняется чертежами, где на фиг. 1 изображен пример реализации для четырехмерной сети, на фиг. 2 - 4 - узел коммутации сети, на фиг. 5 - маршрутизатор, на фиг. 6 - схема определения оптимальных маршрутов, на фиг. 7 - блок прокладки адаптивных маршрутов, на фиг. 8 - блок прокладки неадаптивных маршрутов, на фиг. 9 - блок программирования, на фиг. 10 - коммутатор каналов, на фиг. 11 - коммутатор буферов, на фиг. 12 - буфер, на фиг. 13 - выходной автомат, на фиг. 14 - входной автомат, на фиг. 15 - приемник, на фиг. 16 - 17 - передатчик, на фиг. 18 - арбитр буферов, на фиг. 19 - арбитр маршрутизатора, на фиг. 20 - схема сравнения, на фиг. 21 - схема кодирования ответов блока прокладки адаптивных маршрутов, на фиг. 22 - таблица соответствия входных и выходных сигналов схемы кодирования ответов, на фиг. 23 - схема шифратора, на фиг. 24 - таблица соответствия входных и выходных сигналов шифратора, на фиг. 25 - дешифратор блока прокладки неадаптивных маршрутов, на фиг. 26 - схема кодирования ответов блока прокладки неадаптивных маршрутов, на фиг. 27 - 31 - блок-схема алгоритма работы маршрутизатора, на фиг. 32 - 33 - пример маршрутизации сообщения в сети.

Работа сети возможна как в синхронном, так и в асинхронном режиме.

Пример реализации изобретения приведем для синхронной сети, построенной на основе линейной N-мерной решетки с отдаленными связями, которая строится следующим образом: - задается требуемая размерность сети; - каждому узлу сети присваивается обозначение в виде последовательности координат в сети; - все смежные узлы соединяются между собой; - добавляются связи между отдаленными узлами.

Число узлов в сети должно быть равно произведению протяженности решетки по каждой координате сети. Смежные узлы - это узлы, у которых отличается не более одной координаты и не более, чем на 1. При этом максимальное расстояние между узлами решетки будет равно сумме протяженности решетки по каждой координате минус N. Связи между отдаленными узлами сети позволяют сократить это расстояние при прокладке маршрута.

Каждый канал сети состоит из двух двунаправленных каналов, работающих независимо и обеспечивающих передачу информации в прямом и в обратном направлениях. Источниками информации являются входные и инжекционные каналы. Все узлы коммутации работают от одной тактовой частоты (от одной шины синхронизации).

Приведенный пример четырехмерной сети для маршрутизации сообщений (см. фиг. 1) содержит множество узлов коммутации, например, 1.0, 1.1, ..., 1.P, . . . , 1R и т.д. Узлы коммутации соединены между собой посредством каналов связи, например, 2(1.0, 1.2), 2(1.2, 1.5) и т.д.

В соответствии с измерениями четырехмерной решетки в сети выделяются четыре направления (координаты X1, X2, X3 и X4), определяющие размерность сети и координаты всех узлов коммутации. Так, для приведенной сети размерность составляет: в направлении X1 - F, где F > 5; в направлении X2 - 2; в направлении X3 - 2; в направлении X4 - 2. Основа топологии определяется каналами связи между смежными узлами коммутации. Так, например, для узла коммутации 1.0 связь с четырьмя смежными узлами 1.1, 1.2, 1.3, 1.4 по всем четырем направлениям X. 1, X. 2, X. 3, X.4 осуществляется посредством каналов связи 2(1.0,1.1), 2(1.0, 1.2), 2(1.0, 1.3) 2(1.0, 1.4) соответственно.

Полная топология представленной сети определяется помимо описанных связей дополнительными каналами связи между отдаленными узлами коммутации. Так, например, канал связи 2(1.0, 1.P) соединяет два отдаленных узла коммутации 1.1 и 1.P, координаты которых в направлении X1 отличаются более, чем на единицу.

В узле коммутации 1 входные каналы 2.1.1,...,2.N.1 соединены с канальными входами-выходами адаптеров входных каналов 3.1,...,3.N соответственно (см. фиг.2 - 4). Входы адаптеров входных каналов 3.1,...,З.N соединены с выходами ответов DO входных автоматов 4.1,...,4.N соответственно. Инжекционные каналы 5.1,...,5.M соединены с канальными входами-выходами передатчиков 6.1, . . .,6.M соответственно. Выходы запросов RQ входных автоматов 4.1,...,4.N и передатчиков 6.1,...,6.M соединены с группой входов запроса арбитра буферов 7, группа выходов разрешения EN которого соединена со входами разрешения входных автоматов 4.1, ...,4.N и передатчиков 6.1,..., 6.M. Группа выходов номера источника NI арбитра буферов 7 соединена с группой входов номера источника коммутатора буферов 8, группа выходов ответа DO которого соединена с первыми входами ответа входных автоматов 4.1,...,4.N и передатчиков 6.1,..., 6. M. Группа выходов выбора CS арбитра буферов 7 соединена с группой входов выбора коммутатора буферов 8 и со входами выбора буферов 9.1,..., 9.K, информационные входы DI которых соединены с группой информационных выходов коммутатора буферов 8, группа входов ответов DO которого соединена с выходами ответов буферов 9.1,..,9.K, выходы занятости WS которых соединены с группами входов занятости арбитра буферов 7 и коммутатора буферов 8. Выходы запросов RQ буферов 9.1,...,9.K соединены с группой входов запроса арбитра маршрутизатора 10, группа выходов разрешения EN которого соединена со входами разрешения буферов 9.1,...,9.K и группой входов разрешения коммутатора буферов 8. Информационные выходы буферов DI объединены и соединены с группой информационных входов маршрутизатора 11, группа выходов ответов DO которого соединена с группами входов ответа буферов 9.1,...,9.K. Выход подтверждения информации ED арбитра маршрутизатора 10 соединен с одноименным входом маршрутизатора 11, выход блокировки LK которого соединен со входом блокировки арбитра буферов 10. Выходы адаптеров каналов 3.1,...,З.N соединены с информационными входами входных автоматов 4.1,...,4.N соответственно. Группы информационных входов коммутатора буферов 8 и коммутатора каналов 12 объединены и соединены с выходами адаптеров канала 3.1,..., 3.N и информационными выходами передатчиков 6.1,...,6.M. Вторые входы ответов DO входных автоматов 4.1, . ..,4.N и передатчиков 6.1,...,6.N соединены с группой выходов ответов коммутатора каналов 12, группа входов номера источника NI которого объединена с одноименной группой входов маршрутизатора 11 и соединена с группой выходов номера источника коммутатора буферов 8. Группа выходов выбора CS маршрутизатора 11 соединена с группой входов выбора коммутатора каналов 12 и входами выбора выходных автоматов 13.1,...,13.N и приемников 14.1,...,14.L. Выходы занятости WS выходных автоматов 13.1,..., 13.N и приемников 14.1,..., 14. L соединены с группами входов занятости маршрутизатора 11 и коммутатора каналов 12, группа входов ответов DO которого соединена с выходами адаптеров выходных каналов 15,1,..., 15.N и выходами ответов приемников 14.1,...,14.L. Выходы адаптеров выходных каналов 15.1...,15.N соединены с входами ответов DO выходных автоматов 13.1,...,13.N. Группа информационных выходов DI коммутатора каналов 12 соединена со входами адаптеров выходных каналов 15.1,... , 15. N и информационными входами приемников 14.1,...,14.L, канальные входы-выходы которых соединены с реципиентными каналами 16.1,...,16.L. Канальные входы-выходы адаптеров выходных каналов 15.1,...,15.N соединены с выходными каналами 2.1.2,...,2.N.2.

Канал сети образуется соединением входного канала 2.n.1 узла коммутации, например, 1.0, с выходным каналом 2.s.2 узла коммутации, например, 1.1, и соединением выходного канала 2.s.2 узла коммутации 1.0 со входным каналом 2. s.1 узла коммутации 1.1.

В маршрутизаторе (см. фиг. 5) группа информационных входов соединена с группами информационных входов схемы сравнения 17, схемы определения оптимальных маршрутов 18, блока прокладки неадаптивных маршрутов 19 и блока прокладки адаптивных маршрутов 20, группа входов оптимальных маршрутов которого соединена с группой выходов схемы определения оптимальных маршрутов 18. Выход схемы сравнения 17 соединен со входом равенства блока прокладки адаптивных маршрутов 20, группы выходов ответа которого объединены с одноименными группами выходов блока прокладки неадаптивных маршрутов 19, а также являются соответствующими выходами маршрутизатора 11, группа входов номера источника которого соединена с группой входов номера источника блока прокладки адаптивных маршрутов 20. Вход готовности данных маршрутизатора 11 соединен с входами разрешения блоков прокладки неадаптивных 19 и адаптивных маршрутов 20 и блока программирования 22, группа выходов программирования которого соединена с группами входов программирования блока прокладки адаптивных маршрутов 20, схем сравнения 17 и определения оптимальных маршрутов 18. Группа входов занятости маршрутизатора 11 соединена с группами входов занятости блоков прокладки неадаптивных 19 и адаптивных 20 маршрутов, входы блокировки которых объединены с выходом блокировки маршрутизатора 11 и с выходом блокировки блока программирования 22, стартовый вход которого соединен с выходом программирования блока прокладки неадаптивных маршрутов 19. Первая группа выходов выбора блока прокладки неадаптивных маршрутов соединена с первыми входами группы элементов 21 ИЛИ, вторые входы которых соединены с группой выходов выбора блока прокладки адаптивных маршрутов. Выходы группы элементов 21 ИЛИ и вторая группа выходов выбора блока прокладки неадаптивных маршрутов являются выходами выбора маршрутизатора.

В схеме определения оптимальных маршрутов 18 (см. фиг. 6) группа информационных входов соединена с группами информационных входов регистров маски 23.1,...,23.N, координаты 24.1,...,24.N, условия 25.1,...,25.N, связи 26.1,. ..,26.N и первыми входами групп элементов 27.1,...,27.N, вторые входы которых соединены с группами выходов регистров маски 23.1,..., 23.N. Группа входов программирования схемы 18 определения оптимальных маршрутов соединена с входами записи регистров маски 23.1,..., 23.N, координаты 24.1,...,24.N, условия 25.1,...,25.N, связи 26.1,..., 26.N. Выходы групп элементов 2И 27.1, . . .,27.N соединены с первыми группами входов схем сравнения 28.1,.., 28.N, вторые группы входов которых соединены с группами выходов регистров координат 24.1,.., 24.N. Выходы схем сравнения 28.1,...,28.N соединены с первыми входами элементов 29.1,..,29.N, 2-2-2-И-ЗИЛИ вторые входы которых соединены с выходами регистров условий 25.1,...,25.N. Выходы элементов 29.1,...,29.N соединены с первыми входами групп элементов ИЛИ 30.1,..,З0.N, вторые входы которых соединены с выходами регистров связи 26.1,..,26.N. Выходы групп элементов 30.1, . .,30.N ИЛИ соединены со входами элементов 31.1,..,31.N, И выходы которых и являются выходами схемы определения оптимальных маршрутов.

В блоке прокладки адаптивных маршрутов 20 (см. фиг. 7) группа входов оптимальных маршрутов соединена с прямыми входами группы элементов 33 И и информационными входами мультиплексора 39, адресные входы которого и объединены со входами дешифратора 32 и соединены с группой входов номера источника. Группа информационных входов блока прокладки адаптивных маршрутов соединена с информационными входами регистра 34 числа и регистра 35 связей и с первым входом элемента 36 И, второй и инверсный входы которого соединены с входами разрешения и блокировки соответственно блока прокладки адаптивных маршрутов, группа входов программирования которого соединена со входами записи регистров 34 числа и 35 связей. Выходы группы элементов 33 И соединены с прямыми входами группы элементов 37 И и входами сумматора 38. Выходы дешифратора 32 соединены с инверсными входами группы элементов 33 И. Выходы сумматора 38 соединены с первыми входами схемы сравнения 40, вторые входы которой соединены с выходами регистра 34 числа. Выходы группы элементов 37 И соединены с первыми входами групп элементов 41 И, с прямыми входами группы элементов 42 И и входами элемента 45 ИЛИ.

Группа входов занятости блока прокладки адаптивных маршрутов соединена с инверсными входами группы элементов 37 И и первыми инверсными входами группы элементов 43 И, вторые инверсные входы которой объединены с инверсными входами группы элементов 42 И и вторыми входами групп элементов 41 И и соединены с выходами регистра 35 связей. Выходы группы элементов 41 И соединены со входами приоритетного шифратора 47 и входами элемента 44 ИЛИ. Выходы группы элементов 42 И соединены со входами приоритетного шифратора 48. Вход равенства блока прокладки адаптивных маршрутов соединен с третьим входом схемы 49 кодирования ответов, группа выходов которого является группой выходов ответов блока прокладки адаптивных маршрутов. Выходы группы элементов 43 И соединены со входами элемента 46 ИЛИ и приоритетного шифратора 50. Выход элемента 36 И соединен с пятым входом схемы 49 кодирования ответов, первый вход которой объединен с прямым входом разрешения приоритетного шифратора 48, инверсным входом разрешения приоритетного шифратора 50 и соединен с выходом элемента 45 ИЛИ. Выход мультиплексора 39 соединен со вторым входом схемы кодирования ответа 49, четвертый вход которой соединен с выходом схемы сравнения 40. Выход схемы 46 ИЛИ соединен с шестым входом схемы 49 кодирования ответов, выход разрешения которой соединен с входом разрешения дешифратора 51, группа выходов которого является группой выходов выбора блока прокладки адаптивных маршрутов. Выходы приоритетных шифраторов 47, 48 и 50 объединены со входами дешифратора 51. Выход элемента 44 ИЛИ соединен со входом разрешения приоритетного шифратора 47 и инверсным входом разрешения приоритетного шифратора 48.

В блоке прокладки неадаптивных маршрутов 19 (см. фиг. 8) группа информационных входов соединена со входами дешифратора 52, выходы которого соединены с прямыми входами группы элементов 53 И, инверсные входы которой соединены с группой входов занятости блока прокладки неадаптивных маршрутов, вход блокировки которого соединен с инверсным входом дешифратора 52. Выходы группы элементов 53 И соединены со входами шифратора 54, выход готовности которого соединен со вторым входом схемы 55 кодирования ответов и входом разрешения дешифратора 56, выходы которого являются двумя группами выходов выбора блока прокладки неадаптивных маршрутов, группа выходов ответа которого является выходами схемы 55 кодирования ответов, первый вход которой соединен с выходом готовности дешифратора 52. Группа выходов дешифратора 54 соединена с группой входов дешифратора 56. Вход готовности данных блока 19 соединен со вторым входом дешифратора 52, выход программирования которого соединен с выходом программирования блока 19, вход блокировки которого соединен с третьим входом схемы 55 кодирования ответов.

9 В блоке программирования 22 (фиг. 9) стартовый вход соединен со входом установки триггера 57, выход которого соединен с инверсным входом сброса счетчика 58 и является выходом блокировки блока программирования, вход готовности которого соединен со счетным входом счетчика 58 и входом разрешения дешифратора 59, остальные входы которого соединены с выходами счетчика 58. Выходы дешифратора 59 являются группой выходов программирования блока программирования. Вход сброса триггера 57 соединен с последним выходом дешифратора 59.

В коммутаторе каналов 12 (см. фиг. 10) группа входов номера источника соединена с информационными входами регистров 60.1,...,60.N+L, входы записи которых соединены с группой входов выбора коммутатора каналов, группа информационных входов которого соединена с информационными входами мультиплексоров 61.1, . ..,61.N+L. Группа входов ответов коммутатора каналов соединена с информационными входами демультиплексоров 62.1,..., 62.N+L; n-й вход занятости группы входов занятости коммутатора каналов соединен со входами разрешения мультиплексора 61. n и демультиплексора 62.n, адресные входы которых соединены с выходами регистра 60.n. Выходы мультиплексоров 61.1,..., 61.N+L являются группой информационных выходов коммутатора каналов, группой выходов ответов которого являются выходы элементов ИЛИ 63.1,.., 63.N+L, k-й вход элемента 6З.n ИЛИ соединен с n-м выходом демультиплексора 62.k.

В коммутаторе буферов 8 (см. фиг. 11) группа входов номера источника соединена с информационными входами регистров 64.1,...,64.K, входы записи которых соединены с группой входов выбора коммутатора буферов, группа информационных входов которого соединена с информационными входами мультиплексоров 65.1, ...,65.K. Группа входов ответов коммутатора буферов соединена с информационными входами демультиплексоров 66.1,..,66.K; k-й вход занятости группы входов занятости коммутатора буферов соединен со входами разрешения мультиплексора 65.k и демультиплексора 66.k, адресные входы которых соединены с выходами регистра 64.k. Выходы мультиплексоров 65.1,..., 65.K являются группой информационных выходов коммутатора буферов, группой выходов ответов которого являются выходы элементов ИЛИ 67.1,...,67.N; k-й вход элемента ИЛИ 67.n соединен с n-м выходом демультиплексора 66.k. Входы разрешения коммутатора буферов соединены со входами разрешения буферных элементов 68.1,...,68. K, объединенные выходы которых являются выходами номера источника коммутатора буферов. Информационные входы буферного элемента 68.k соединены с выходами регистров 64.k.

В буфере 9 (см. фиг. 12) вход выбора соединен с входом установки J триггера 69 занятости буфера, выход которого является выходом занятости буфера 9. Вход разрешения буфера соединен с входом установки J триггера 70 разрешения сброса и с входом E разрешения записи регистра 71 ответа, информационные входы которого являются группой входов ответа буфера 9. Входы элемента 72 ИЛИ соединены с выходами регистра 71 ответа и триггера 70 разрешения сброса, выход элемента 72 ИЛИ соединен с входами сброса К триггеров 69 занятости буфера и 70 разрешения сброса. Тактовые входы триггеров 69 занятости буфера и 70 разрешения сброса, регистров 71 ответа и 73 информационного соединены с шиной синхронизации. Информационный вход DI буфера 9 соединен с информационным входом регистра 73 информационного, вход R сброса которого соединен с входом разрешения буфера 9, который соединен также входом E разрешения буферного элемента 74, информационные входы D которого соединены с выходами информационного регистра 73, выход старшего разряда которого соединен со своим входом E разрешения сдвига и является выходом запроса буфера 9, информационные выходы которого соединены с выходами буферного элемента 74. Выход ответа буфера 9 соединен с выходом старшего разряда регистра 71 ответа.

В выходном автомате 13 (фиг. 13) вход выбора соединен со входом установки J триггера 75, выход которого является выходом занятости выходного автомата 13, вход ответа которого соединен с входом D регистра сдвига 76, тактовый вход C которого, а также тактовый вход триггера 75 соединены с шиной синхронизации сети. Выходы регистра 76 сдвига соединены со входами дешифратора 77 ответов, выход которого соединен со входом сброса K триггера 75 и входом сброса R регистра 76 сдвига.

Информационный вход входного автомата 4 соединен с входом установки J триггера 78 запроса (см. фиг. 14), выход которого является выходом запроса входного автомата, вход разрешения которого соединен со входом установки J триггера 79 занятости, выход которого соединен со входом сброса R триггера 78 запроса. Первый вход ответа входного автомата 4 соединен со входом D регистра 80, а также с первым входом дешифратора 81 ответов буфера, остальные входы которого соединены с выходами регистра 80, вход сброса R которого соединен с вторым выходом дешифратора 81 ответов буфера. Второй вход ответа входного автомата соединен с входом D регистра 82, а также с первым входом (дешифратора 83 ответов канала, остальные входы которого соединены с выходами регистра 82, вход сброса R которого соединен с вторым выходом дешифратора 83 ответов канала. Тактовые входы C триггеров 78 и 79 и регистров 80 и 82 соединены с шиной синхронизации сети. Первые выходы дешифраторов 81 ответов буфера и 83 ответов канала соединены со входами элемента 84 ИЛИ, выход которого соединен с входом сброса R триггера 79 занятости. Выходом ответов входного автомата 4 является выход элемента 85 ИЛИ, входы которого соединены с входом разрешения входного автомата 4 и первыми выходами регистров 80 и 82.

В приемнике 14.l (см. фиг. 15) информационный вход соединен с входом D регистра 86 данных, выходы которого соединены с входами буферного элемента 87, выходы которого являются информационными выходами реципиентного канала 16. l. 1. Старший разряд регистра 86 данных соединен с входом E регистра 86 данных и входом S триггера 88 требования канала, выход которого является выходом требования реципиентного канала 16. l.2. Вход 16.l.3 реципиентного канала соединен со входами E разрешения записи и D2 информационным регистра 89 ответа, с входом сброса R триггера 88, входом E разрешения выдачи буферного элемента 87. Вход 16.l.4 последнего цикла реципиентного канала соединен со входом D0 регистра 89 ответа и входом установки J триггера 90 сброса канала, инверсный выход которого соединен со входом элемента 91 ИЛИ-НЕ, остальные входы которого соединены с выходами регистра 89 ответа, старший из которых соединен со входом R разрешения сброса регистра 86 данных, а также является выходом ответа приемника 14.l, вход выбора которого соединен с входом установки J триггера 92 занятости, выход которого является выходом занятости приемника 14. l, а инверсный выход соединен с входом сброса K триггера 90 сброса канала. Выход элемента 91 ИЛИ-НЕ соединен со входом сброса K триггера 92 занятости. На входы D1 и D3 регистра 89 ответа подается уровень логического нуля. Тактовые входы регистров 86 данных и 89 ответа и триггеров 90 сброса канала и 92 занятости соединены с шиной синхронизации коммутатора.

В передатчике 6.m (см. фиг. 16 и 17) информационные входы 5.m.1 инжекционного канала 5.m соединены с информационными входами регистра 93 данных, вход C разрешения записи которого соединен со входом 5.m.2 записи инжекционного канала 5.m. На вход D0 мультиплексора 94 подается уровень логического нуля, на вход D1 - уровень логической единицы, остальные D входы мультиплексора 94 соединены с выходами регистра 93 данных. Выходы счетчика 95 соединены с адресными входами мультиплексора 94 и входами дешифратора 96, выход которого соединен с инверсным входом E1 разрешения счетчика 95 и входами E разрешения регистра 97 ответов и дешифратора 98 ответов. Первый и второй входы ответов передатчика 6.m соединены с входами элемента 99 ИЛИ, выход которого соединен с D входом регистра 97 ответов, выходы которого соединены со входами дешифратора 98 ответов. Входы сброса R счетчика 95 и регистра 97 ответов соединены с выходом элемента 100 ИЛИ, первый, второй, третий, четвертый и пятый входы которого соединены с первым, вторым, третьим, четвертым и пятым выходами дешифратора 98 ответов соответственно. Информационный выход передатчика 6. m соединен с выходом элемента 101 ИЛИ, первый вход которого соединен с выходом мультиплексора 94, второй, третий и четвертый входы - с третьим, четвертым и пятым выходами дешифратора 98 ответов соответственно, а пятый вход - с выходом элемента 102 И, первый вход которого соединен со входом записи 5.m.2 инжекционного канала 5.m.

Входы элемента 103 ИЛИ соединены с вторым, третьим и пятым выходами дешифратора 98 ответов, а выход - с входом установки J триггера 104, инверсный выход которого соединен с вторым входом элемента 105 И, выход которого соединен с входом установки J триггера 106, выход которого является выходом запроса передатчика 6.m. Входы сброса K триггеров 104 и 106 соединены с входом разрешения передатчика 6.m. Первый вход элемента 105 И соединен с выходом элемента 101 ИЛИ. Входы элемента 107 ИЛИ соединены с первым и вторым выходами дешифратора 98 ответов, а выход - со входом установки J триггера 108, вход сброса K которого соединен с входом записи 5.m.2 инжекционного канала 5. m, выход 5.m.3 требования канала которого является выходом триггера 108. Входы элемента 109 ИЛИ соединены со входом разрешения передатчика 6.m и выходом элемента 99 ИЛИ, а выход - с нулевым входом мультиплексора 110, первый вход которого соединен с входом записи 5.m.2 инжекционного канала, а выход - с входом установки J триггера 111, вход сброса К которого соединен с выходом дешифратора 96, а выход - с входом E2 разрешения счета счетчика 95. Входы элемента 112 И соединены с первым выходом дешифратора 98 ответов и выходами D0 и D1 регистра 93 данных, а выход - со входом установки J триггера 113, вход сброса K которого соединен со вторым выходом дешифратора 98 ответов. Выход триггера 113 соединен с адресным входом мультиплексора 110, а инверсный выход - со вторым входом элемента 102 И. Тактовые входы С счетчика 95, регистра 97 ответов и триггеров 104, 106, 108, 111 и 113 соединены с шиной синхронизации сети.

В арбитре 7 буферов (см. фиг. 18) входы запроса соединены со входами шифратора 114 и элемента 115 ИЛИ. Входы занятости арбитра 7 буферов соединены с входами шифратора 116 и элемента 117 ИЛИ. Выходы элементов 115и 117 ИЛИ соединены со входами элемента 118 И, выход которого соединен со входами разрешения дешифраторов 119 и 120. Выходы шифратора 114 являются выходами номера источника арбитра 7 буферов; кроме того, они соединены с входами дешифратора 119, выходы которого являются выходами разрешения арбитра 7 буферов. Выходы шифратора 116 соединены с входами дешифратора 120, выходы которого являются выходами выбора арбитра 27 буферов.

В арбитре 10 маршрутизатора входы запроса соединены со входами шифратора 121 и с информационными входами мультиплексора 122 (см. фиг. 19), выход которого является выходом подтверждения информации арбитра 10 маршрутизатора, а также соединен с входом разрешения дешифратора 124. Вход блокировки арбитра 10 маршрутизатора соединен со входом разрешения записи регистра-защелки 123, входы которого соединены с выходами шифратора 121. Выходы регистра-защелки 123 соединены с входами дешифратора 124, выходы которого являются выходами разрешения арбитра 10 маршрутизатора. Адресные входы мультиплексора 122 соединены с выходами регистра защелки 123.

Информационные входы схем