Устройство поиска информации

Устройство поиска информации

Реферат

 

Изобретение относится к электросвязи и может быть использовано для поиска информации и идентификации применяемого в цифровых системах связи коммуникационного протокола DDCMP. Целью изобретения является разработка устройства поиска информации, обеспечивающего повышение правильности выявления и идентификации информации. Для реализации этой цели в устройство введены коммутатор, формирователь сигналов сброса регистр стратегии поиска, обеспечивающие подключение входного сигнала к различным цепочкам логических элементов. Блоки селекции осуществляют предварительную селекцию входного цифрового потока по типу командных кадров, а дешифраторы производят селекцию входного потока по типу кадров ответа. При прохождении сигналов по конкретным цепочкам логических элементов блок индикации формирует информационные сообщения о результатах поиска. При таком построении устройства достигается возможность работы в режиме реального времени, нулевая вероятность пропуска (в случае наличия априорной достоверной информации о протоколе), простота реализации и модификации под любой коммуникационный протокол диалогового типа. Вероятность ложных тревог зависит от успеха установления сеанса связи в наблюдаемом канале и пропорциональна вероятности передачи корреспондентами в ходе сеанса связи полного набора корректных кадров при условии правильного распознавания вида и типа кадров. 1 з.п.ф-лы, 23 ил.

Изобретение относится к электросвязи и может быть использовано для поиска информации и идентификации применяемого в цифровых системах связи и, в частности, в сетях передачи данных (СПД) коммуникационного байториентированного протокола DDCMP, разработанного фирмой DEC.

Известный аналог предлагаемого устройства описан в авт. св. СССР N 1621049 кл. G 06 F 15/40, 1989, содержит регистры границ, суммирующие и вычисляющие счетчики схемы сравнения, блоки памяти, блоки вычисления и ряд других элементов, позволяющих осуществлять поиск информации.

Однако поиск информации реализуется в нем с вероятностью правильного решения меньше 0,6, так как распознавание производится статистическим способом, требующим определенный объем выборки, а каждый сеанс связи в процедуре звена передачи данных DDCMP является уникальным.

Ближайшим по своей технической сущности к заявленному является известное устройство поиска информации (прототип) по авт. св. СССР N 1711185 кл. G 06 F 15/40, 1989. В указанном изобретении описано устройство поиска информации, содержащее регистры верхней и нижней границы, сумматор-вычислитель, регистр стратегии поиска, вычитающий и суммирующий счетчики, схемы сравнения, блок памяти, регистр ключа, выходной регистр, группа элементов И и ИЛИ, триггер, вход запуска, входы адресов верхней и нижней границы, вход кода смены стратегии поиска, вход ключа, выход адреса, выход признака отсутствия информации и распределитель импульсов.

Недостатком данного устройства является невозможность получения однозначного решения (вероятность поиска с правильной идентификацией информации порядка 0,7), так как прототип реализует поиск информационных блоков в массиве посредством дихотомического метода без учета наличия нескольких возможных вариантов последовательностей разрешенных сигналов.

Целью изобретения является разработка устройства поиска двоичной последовательности, сформированной по правилам протокола передачи данных DDCMP, обеспечивающего повышение достоверности поиска, идентификации информации за счет получения однозначного решение.

Поставленная цель достигается тем, что в известное устройство поиска информации, содержащее первый, второй суммирующие счетчики и регистр стратегии поиска, дополнительно введены следующие элементы: коммутатор, формирователь сигналов сброса, первый, второй, третий блоки селекции, первый, второй, третий блоки-дешифраторы, третий суммирующий счетчик, генератор импульсов, блок индикации. Первый, второй, третий, четвертый информационные выходы коммутатора соединены соответственно с первым, вторым, третьим, четвертым информационными входами первого блока селекции. Пятый, шестой, седьмой восьмой информационные выходы коммутатора соединены соответственно с первым, вторым, третьим, четвертым информационными входами второго блока селекции. Девятый, десятый, одиннадцатый, двенадцатый информационные выходы коммутатора соединены соответственно с первым, вторым, третьим, четвертым информационными входами третьего блока селекции. Первый управляющий выход формирователя сигналов сброса соединен с первым управляющим входом первого блока селекции, второй управляющий вход первого блока селекции является входом цикловой синхронизации, второй управляющий выход формирователя сигналов сброса соединен с первым управляющим входом второго блока селекции, второй управляющий вход второго блока селекции является входом цикловой синхронизации, а третий управляющий выход формирователя сигналов сброса соединен с первым управляющим входом третьего блока селекции, второй управляющий вход третьего блока селекции является входом цикловой синхронизации. Первый, второй, третий, четвертый информационные входы первого блока селекции соединены с соответствующими информационными входами первого блока-дешифратора. Управляющие выходы первого, второго блока селекции и второй управляющий выход третьего блока селекции объединены с третьим управляющим выходом первого и второго дешифраторов, вторым управляющим выходом третьего дешифратора, управляющим выходом третьего суммирующего счетчика и соединены с вторым управляющим входом блока индикации.

Первый, второй, третий, четвертый информационные выходы второго блока селекции соединены с соответствующими информационными входами второго дешифратора.

Первый, второй, третий, четвертый информационные выходы третьего блока селекции соединены с соответствующими информационными входами третьего дешифратора. Первый управляющий выход третьего блока селекции и третий выход третьего блока-дешифратора объединены и подключены к второму управляющему входу третьего суммирующего счетчика.

Первый управляющий выход первого блока-дешифратора соединен с вторым управляющим входом регистра стратегии поиска, второй управляющий выход первого блока-дешифратора объединен с вторым управляющим выходом второго блока-дешифратора, управляющим выходом блока индикации и подключен к первому управляющему входу регистра стратегии поиска.

Первый управляющий выход второго блока-дешифратора объединен с первым управляющим выходом третьего блока-дешифратора и соединен одновременно с третьим управляющим входом регистра стратегии поиска, с первым управляющим входом третьего суммирующего счетчика.

Управляющий выход первого суммирующего счетчика соединен с первым управляющим входом блока индикации. Управляющий выход второго суммирующего счетчика соединен с третьим управляющим входом блока индикации.

Первый, второй управляющие выходы регистра стратегии поиска соединены соответственно с первым, вторым управляющим входами первого и второго суммирующего счетчика, формирователя сигналов сброса, первым, вторым управляющими входами коммутатора.

Управляющий выход генератора соединен с третьим управляющим входом первого суммирующего счетчика и третьим управляющим входом второго суммирующего счетчика.

Первый, второй, третий, четвертый информационные входы коммутатора являются входом устройства.

Первый блок селекции состоит из ключа, блока сравнения, суммирующего счетчика. Первый, второй, третий, четвертый информационные входы ключа являются соответственно первым, вторым, третьим, четвертым информационными входами первого блока селекции. Первый, второй, третий, четвертый информационные входы ключа являются соответственно первым, вторым, третьим, четвертым информационными выходами первого блока селекции. Второй управляющий выход блока сравнения является управляющим выходом первого блока селекции. Пятый, шестой, седьмой, восьмой информационные выходы ключа соединены соответственно с первым, вторым, третьим, четвертым информационными входами блока сравнения. Второй управляющий вход суммирующего счетчика является первым управляющим входом первого блока селекции. Третий управляющий вход суммирующего счетчика является входом цикловой синхронизации и вторым управляющим входом первого блока селекции. Первый управляющий выход блока сравнения соединен с первым управляющим входом суммирующего счетчика, первый, второй управляющие выходы которого соединены соответственно с первым, вторым управляющими входами ключа.

В отличие от известных устройств, обеспечивающих правильное распознавание информации с некоторой вероятностью в зависимости от различных условий, предлагаемое устройство либо выдает однозначное решение (при достаточной информации), либо генерирует отказ в решении (при объеме информации ниже порога). Полезный эффект состоит в получении однозначного решения о присутствии (или отсутствии) сообщений определенного типа в общем информационном потоке.

На фиг. 1 приведена электрическая функциональная схема предлагаемого устройства; на фиг. 2 - электрическая функциональная схема коммутатора 1; на фиг. 3 - электрическая функциональная схема формирователя сигналов сброса 2; на фиг. 4 - электрическая функциональная схема первого блока селекции 3; на фиг. 5 - электрическая функциональная схема ключа 3.1; на фиг. 6 - электрическая функциональная схема блока сравнения 3.2; на фиг. 7 - электрическая функциональная схема суммирующего счетчика 3.3; на фиг. 8 - электрическая функциональная схема второго блока селекции 4; на фиг. 9 - электрическая функциональная схема ключа 4.1; на фиг. 10 - электрическая функциональная схема блока сравнения 4.2; на фиг. 11 - электрическая функциональная схема суммирующего счетчика 4.3; на фиг. 12 - электрическая функциональная схема третьего блока селекции 5; на фиг. 13 - электрическая функциональная схема ключа 5.1; на фиг. 14 электрическая функциональная схема блока сравнения 5.2; на фиг. 15 - электрическая функциональная схема суммирующего счетчика 5.3; на фиг. 16 - электрическая функциональная схема блока-дешифратора 6; на фиг. 17 - электрическая функциональная схема блока-дешифратора 7; на фиг. 18 электрическая функциональная схема блока-дешифратора 8; на фиг. 19 - электрическая функциональная схема суммирующего счетчика 9; на фиг. 20 - электрическая функциональная схема суммирующего счетчика 10; на фиг. 21 - электрическая функциональная схема суммирующего счетчика 11; на фиг. 22 - алгоритм функционирования коммуникационного протокола DDCMP; на фиг. 23 - алгоритм синтаксического распознавания коммуникационного протокола DDCMP; Заявленное устройство, структурная схема которого показана на фиг. 1, состоит из коммутатора 1, формирователя сигналов сброса (ФСС) 2, первого 3, второй 4, третьего 5 блоков селекции (БС), первого 6, второго 7, третьего 8 блоков-дешифраторов (БДШ), первого 9, второго 10, третьего 11 суммирующего счетчика (СС), генератора (Г) 12, регистра стратегии поиска (РСП) 13, блока индикации (БИ) 14.

Первый, второй, третий, четвертый информационные выходы коммутатора 1 соединены соответственно с первым, вторым, третьим, четвертым информационными входами первого блока селекции 3. Пятый, шестой, седьмой, восьмой информационные выходы коммутатора 1 соединены соответственно с первым, вторым, третьим, четвертым информационными входами второго блока селекции 4. Девятый, десятый, одиннадцатый, двенадцатый информационные выходы коммутатора 1 соединены соответственно с первым, вторым, третьим, четвертым информационными входами третьего блока селекции 5.

Первый управляющий выход формирователя сигналов сброса 2 соединен с первым управляющим входом первого блока селекции 3, второй управляющий выход формирователя сигналов сброса 2 соединен с первым управляющим входом второго блока селекции 4, а третий управляющий выход формирователя сигналов сброса 2 соединен с первым управляющим входом третьего блока селекции 5. Вторые управляющие входы первого 3, второго 4, третьего 5 блоков селекции являются входами цикловой синхронизации. Первый, второй, третий, четвертый информационные выходы первого блока селекции 3 соединены с соответствующими информационными входами первого блока-дешифратора 6. Управляющие выходы первого 3, второго 4 блоков селекции и второй управляющий выход третьего блока селекции 5 объединены с третьим управляющим выходом первого 6 и второго 7 блока-дешифратора, вторым управляющим выходом третьего блока-дешифратора 8, управляющим выходом третьего суммирующего счетчика 11 и соединены с вторым управляющим входом блока индикации 14.

Первый, второй, третий, четвертый информационные выходы второго блока селекции 4 соединены с соответствующими информационными входами второго блока-дешифратора 7.

Первый, второй, третий, четвертый информационные выходы третьего блока селекции 5 соединены с соответствующими информационными входами третьего блока-дешифратора 8, первый управляющий выход третьего блока селекции 5 и третий выход третьего блока-дешифратора 8 объединены и подключены к второму управляющему входу третьего суммирующего счетчика 11.

Первый управляющий выход первого блока-дешифратора 6 соединен с вторым управляющим входом регистра стратегии поиска 13, второй управляющий выход первого блока-дешифратора 6 объединен с вторым управляющим выходом второго блока-дешифратора 7, управляющим выходом блока индикации 14 и подключен к первому управляющему входу регистра стратегии поиска 13.

Первый управляющий выход второго блока-дешифратора 7 объединен с первым управляющим выходом третьего блока-дешифратора 8 и соединен одновременно с третьим управляющим входом регистра стратегии поиска 13, с первым управляющим входом третьего суммирующего счетчика 11.

Управляющий выход первого суммирующего счетчика 9 соединен с первым управляющим входом блока индикации 14. Управляющий выход второго суммирующего счетчика соединен с третьим управляющим входом блока индикации 14.

Первый, второй управляющие выходы регистра стратегии поиска 13 соединены соответственно с первым, вторым управляющими входами первого 9 и второго 10 суммирующего счетчика, формирователя сигналов сброса 2, первым, вторым управляющими входами коммутатора 1.

Управляющий выход генератора 12 соединен с третьим управляющим входом первого суммирующего счетчика 9 и третьим управляющим входом второго суммирующего счетчика 10.

Первый, второй, третий, четвертый информационные входы коммутатора 1 являются входом устройства.

Коммутатор 1, показанный на фиг. 2, предназначен для передачи полученного сигнала по одному из трех выбранных направлений, в зависимости от сигнала управления, поступившего на его вход. Он состоит из четырехразрядных шинных драйверов (далее по тексту просто "драйвер") 1.8, 1.9, 1.10, инверторов 1.1, 1.2, 1.3, 1.4, логических элементов (ЛЭ) ИЛИ 1.5, 1.6, 1.7. Первый, второй, третий, четвертый информационные входы драйверов 1.8, 1.9, 1.10, объединены и являются первым, вторым, третьим, четвертым информационными входами коммутатора 1. Управляющий вход драйвера 1.8 подключен к управляющему выходу ЛЭ ИЛИ 1.5, управляющий вход драйвера 1.9 подключен к управляющему выходу ЛЭ ИЛИ 1.6, управляющий вход драйвера 1.10 подключен к управляющему выходу ЛЭ ИЛИ 1.7. Управляющий инверсный выход инвертора 1.1 подключен к второму управляющему входу ЛЭ ИЛИ 1.5. Управляющий инверсный выход инвертора 1.2 подключен к первому управляющему входу ЛЭ ИЛИ 1.6. Управляющий инверсный выход инвертора 1.3 подключен к первому управляющему входу ЛЭ ИЛИ 1.7, управляющий инверсный выход инвертора 1.4 подключен к второму управляющему входу ЛЭ ИЛИ 1.7. Первый управляющий вход ЛЭ ИЛИ 1.5, управляющий вход инвертора 1.2, управляющий вход инвертора 1.3 объединены и являются первым управляющим входом коммутатора 1, управляющий вход инвертора 1.1, второй управляющий вход ЛЭ ИЛИ 1.6, управляющий вход инвертора 1.4 объединены и являются вторым управляющим входом коммутатора 1. Первый, второй, третий, четвертый информационные выходы драйвера 1.8 являются соответственно первым, вторым, третьим, четвертым информационными выходами коммутатора 1. Первый, второй, третий, четвертый информационные выходы драйвера 1.9 являются соответственно пятым, шестым, седьмым, восьмым информационными выходами коммутатора 1. Первый, второй, третий, четвертый информационные выходы драйвера 1.10 являются соответственно девятым, десятым, одиннадцатым, двенадцатым информационными выходами коммутатора 1.

Схема четырехразрядного шинного драйвера 1.8-1.10 известна и описана в справочнике Мальцева П.П., Долидзе Н.С., Критенко М.И. и др. - М.: Радио и связь, 1994, 240 с.: ил. на с. 87 рис. 2.74.

Формирователь сигналов сброса 2, показанный на фиг. 3, предназначен для формирования команд управления, которые управляют ключами 3.1, 4.1, 5.1, выставляя их в исходное состояние, в результате чего входной поток данных идет по пути в соответствии с заданным алгоритмом. Он состоит из ЛЭ ИЛИ 2.1 и двоичного дешифратора 2.2 (далее просто дешифратор). Первый, второй управляющие входы дешифратора 2.2 объединены соответственно с первым, вторым управляющими входами ЛЭ ИЛИ 2.1 и является первым, вторым управляющими входами формирователя сигналов сброса 2. Третий управляющий вход дешифратора 2.2 подключен к управляющему выходу ЛЭ ИЛИ 2.1. Первый, второй, третий управляющие выходы дешифратора 2.2 являются первым, вторым, третьим управляющими выходами формирователя сигналов сброса 2.

Схема дешифратора 2.2 известна и описана в справочнике Мальцева П.П., Долидзе Н.С., Критенко М.И. и др. - М.: Радио и связь, 1994, 240 с.: ил. на с. 43, рис. 2.26.

Первый блок селекции 3, показанный на фиг. 4, предназначен для селекции входного потока по типу команды. Он состоит из ключа 3.1, блока сравнения 3.2, суммирующего счетчика 3.3. При этом первый, второй, третий, четвертый информационные входы ключа 3.1 являются соответственно первым, вторым, третьим, четвертым информационными входами первого блока селекции 3. Первый, второй, третий, четвертый информационные выходы ключа 3.1 являются соответственно первым, вторым, третьим, четвертым информационными выходами первого блока селекции 3. Второй управляющий выход блока сравнения 3.2 является управляющим выходом первого блока селекции 3. Пятый, шестой, седьмой, восьмой информационные выходы ключа 3.1 соединены соответственно с первым, вторым, третьим, четвертым информационными входами блока сравнения 3.2. Второй управляющий вход суммирующего счетчика 3.3 является первым управляющим входом первого блока селекции 3. Третий управляющий вход суммирующего счетчика 3.3 является входом цикловой синхронизации и вторым управляющим входом блока селекции 3. Первый управляющий выход блока сравнения 3.2 соединен с первым управляющим входом суммирующего счетчика 3.3, первый, второй управляющий выход которого соединены соответственно с первым, вторым входом ключа 3.1.

Ключ 3.1, показанный на фиг. 5, предназначен для выбора пути обработки входного потока в соответствии с алгоритмом используемого протокола. Он состоит из инверторов 3.1.1 и 3.1.2, ЛЭ ИЛИ 3.1.3, 3.1.4, драйверов 3.1.5 и 3.1.6. Первый управляющий вход ЛЭ ИЛИ 3.1.3 объединен с управляющим входом инвертора 3.1.2, а их объединение является первым управляющим входом ключа 3.1. Управляющий вход инвертора 3.1.1 объединен с первым управляющим входом ЛЭ ИЛИ 3.1.4, а их объединение является вторым управляющим входом ключа 3.1, управляющий инверсный выход инвертора 3.1.1 подключен к второму управляющему входу ЛЭ ИЛИ 3.1.3, управляющий выход которого подключен к управляющему входу драйвера 3.1.5., управляющий инверсный выход инвертора 3.1.2 подключен к второму управляющему входу ЛЭ ИЛИ 3.1.4, управляющий выход которого подключен к управляющему входу драйвера 3.1.6. Первый, второй, третий, четвертый информационные входы драйверов 3.1.5 и 3.1.6 объединены и являются соответственно первым, вторым, третьим, четвертым информационными входами ключа 3.1. Первый, второй, третий, четвертый информационные выходы драйвера 3.1.5 являются соответственно первым, вторым, третьим, четвертым информационными выходами ключа 3.1. Первый, второй, третий, четвертый информационные выходы драйвера 3.1.6 являются соответственно пятым, шестым, седьмым, восьмым информационными выходами ключа 3.1.

Блок сравнения 3.2, показанный на фиг. 6, предназначен для выделения поступившей информации из входного потока данных и формировании в зависимости от результата соответствующего кода на выходе. Он состоит из схемы сравнения двух четырехразрядных чисел 3.2.1. Первый, второй, третий, четвертый информационные входы схемы сравнения 3.2.1 являются соответственно первым, вторым, третьим, четвертым информационными входами блока сравнения 3.2. Первый, второй, третий, четвертый входы схемы сравнения 3.2.1 являются установочными входами для записи исходных данных. Первый, третий управляющие выходы схемы сравнения 3.2.1 объединены, их объединение является вторым управляющим выходом блока сравнения 3.2. Второй управляющий выход схемы сравнения 3.2.1 является первым управляющим выходом блока сравнения 3.2.

Суммирующий счетчик 3.3, показанный на фиг. 7, предназначен для управления ключом 3.1 в зависимости от команд управления, поступающих на его вход. Он состоит из триггера 3.3.1. Первый, второй управляющие входы триггера 3.3.1 являются соответственно первым, вторым управляющими входами суммирующего счетчика 3.3. Первый, второй управляющие выходы триггера 3.3.1 являются соответственно первым, вторым управляющими входами суммирующего счетчика 3.3.

Схема четырехразрядного шинного драйвера 3.1.5, 3.1.6, известна и описана в справочнике Мальцева П.П., Долидзе Н.С., Критенко М.И., и др. -М.: Радио и связь, 1994, -240 с.: ил. на с. 87, рис. 2.74.

Схема сравнения двух четырехразрядных чисел 3.2.1 известна и описана в справочнике Мальцева П. П., Долидзе Н.С., Критенко М.И. и др. -М.: Радио и связь, 1994. -240 с.: ил. на с. 83, рис. 2.71.

Схема триггера 3.3.1 известна и описана в справочнике Мальцева П.П., Долидзе Н.С., Критенко М.И. и др.- М.: Радио и связь, 1994. -240 с.: ил. на с. 49, рис. 2.32.

Второй блок селекции 4, показанный на фиг. 8, предназначен для селекции входного потока по типу команды. Он состоит из ключа 4.1, блока сравнения 4.2, суммирующего счетчика 4.3. При этом первый, второй, третий, четвертый информационные входы ключа 4.1 являются соответственно первым, вторым, третьим, четвертым информационными входами второго блока селекции 4. Первый, второй, третий, четвертый информационные выходы ключа 4.1 являются соответственно первым, вторым, третьим, четвертым информационными выходами второго блока селекции 4. Второй управляющий выход блока сравнения 4.2 является управляющим выходом второго блока селекции 4. Пятый, шестой, седьмой, восьмой информационные выходы ключа 4.1 соединены соответственно с первым, вторым, третьим, четвертым информационными входами блока сравнения 4.2. Второй управляющий вход суммирующего счетчика 4.3 является первым управляющим входом второго блока селекции 4. Третий управляющий вход суммирующего счетчика 4.3 является входом цикловой синхронизации и вторым управляющим входом блока селекции 4. Первый управляющий выход блока сравнения 4.2 соединены с первым управляющим входом суммирующего счетчика 4.3, первый, второй управляющие выходы которого соединены соответственно с первым, вторым управляющим входами ключа 4.1.

Ключ 4.1, показанный на фиг. 9, предназначен для выбора пути обработки входного потока в соответствии с алгоритмом используемого протокола. Он состоит из инверторов 4.1.1 и 4.1.2, ЛЭ ИЛИ 4.1.3, 4.1.4, драйверов 4.1.5 и 4.1.6. Первый управляющий вход ЛЭ ИЛИ 4.1.3 объединен с управляющим входом инвертора 4.1.2, а их объединение является первым управляющим входом ключа 4.1. Управляющий вход инвертора 4.1.1 объединен с первым управляющим входом ЛЭ ИЛИ 4.1.4, а их объединение является вторым управляющим входом ключа 4.1, управляющий инверсный выход инвертора 4.1.1 подключен к второму управляющему входу ЛЭ ИЛИ 4.1.3, управляющий выход которого подключен к управляющему входу драйвера 4.1.5, управляющий инверсный выход инвертора 4.1.2 подключен к второму управляющему входу ЛЭ ИЛИ 4.1.4, управляющий выход которого подключен к управляющему входу драйвера 4.1.6. Первый, второй, третий, четвертый информационные входы драйверов 4.1.5 и 4.1.6 объединены и являются соответственно первым, вторым, третьим, четвертым информационными входами ключа 4.1. Первый, второй, третий, четвертый информационные выходы драйвера 4.1.5 являются соответственно первым, вторым, третьим, четвертым информационными выходами ключа 4.1. Первый, второй, третий, четвертый информационные выходы драйвера 4.1.6 являются соответственно пятым, шестым, седьмым, восьмым информационными выходами ключа 4.1.

Блок сравнения 4.2, показанный на фиг. 10, предназначен для выделения поступившей информации из входного потока данных и формировании в зависимости от результата соответствующего кода на выходе. Он состоит из схемы сравнения двух четырехразрядных чисел 4.2.1. Первый, второй, третий, четвертый информационные входы схемы сравнения 4.2.1 являются соответственно первым, вторым, третьим, четвертым информационными входами блока сравнения 4.2. Первый, второй, третий, четвертый входы схемы сравнения 4.2.1 являются установочными входами для записи исходных данных. Первый, третий управляющие выходы схемы сравнения 4.2.1 объединены, их объединение является вторым управляющим выходом блока сравнения 4.2. Второй управляющий выход схемы сравнения 4.2.1 является первым управляющим выходом блока сравнения 4.2.

Суммирующий счетчик 4.3, показанный на фиг. 11, предназначен для управления ключом 4.1 в зависимости от команд управления, поступающих на его вход. Он состоит из триггера 4.3.1. Первый, второй управляющие входы триггера 4.3.1 являются соответственно первым, вторым управляющими входами суммирующего счетчика 4.3. Первый, второй управляющие выходы триггера 4.3.1 являются соответственно первым, вторым управляющими выходами суммирующего счетчика 4.3.

Схема драйвера 4.1.5, 4.1.6 известна и описана в справочнике Мальцева П. П. , Долидзе Н.С., Критенко М.И. и др. -М.: Радио и связь, 194. -240 с.: ил. на с. 87, рис. 2.74.

Схема сравнения двух четырехразрядных чисел 4.2.1 известна и описана в справочнике Мальцева П.П., Долидзе Н.С., Критенко М.И. и др. - М.: Радио и связь, 1994. -240 с.: ил. на стр. 83, рис. 2.71.

Схема триггера 4.3.1 известна и описана в справочнике Мальцева П.П., Долидзе Н.С., Критенко М.И. и др. - М.: Радио и связь, 1994, -240 с.: ил. на с. 49, рис. 2.32.

Третий блок селекции 5, показанный на фиг. 12, предназначен для селекции входного потока по типу команды. Он состоит из ключа 5.1, блока сравнения 5.2, суммирующего счетчика 5.3. Первый, второй, третий, четвертый информационные входы ключа 5.1. являются соответственно первым, вторым, третьим, четвертым, информационными входами третьего блока селекции 5. Первый, второй, третий, четвертый информационные выходы ключа 5.1 являются соответственно первым, вторым, третьим, четвертым информационными выходами третьего блока селекции 5. Пятый, шестой, седьмой, восьмой информационные выходы ключа являются соответственно первым, вторым, третьим, четвертым информационными входами блока сравнения 5.2. Второй управляющий вход суммирующего счетчика 5.3 является первым управляющим входом блока селекции 5. Третий управляющий вход суммирующего счетчика 5.3. является входом цикловой синхронизации и вторым управляющим входом блока селекции 5.3. Первый управляющий выход блока сравнения 5.2 подключен к первому управляющему входу суммирующего счетчика 5.3. и одновременно является первым управляющим выходом третьего блока селекции 5. Второй управляющий выход блока сравнения 5.2 является вторым управляющим выходом блока селекции 5. Первый, второй управляющие выходы суммирующего счетчика 5.3 соединены соответственно с первым, вторым управляющими входами ключа 5.1.

Ключ 5.1, показанный на фиг. 13, предназначен для выбора пути обработки входного потока в соответствии с алгоритмом используемого протокола. Он состоит из инверторов 5.1.1 и 5.1.2, ЛЭ ИЛИ 5.1.3 и 5.1.4, драйверов 5.1.5 и 5.1.6. Первый управляющий вход ЛЭ ИЛИ 5.1.3 объединен с управляющим входом инвертора 5.1.2, а их объединение является первым управляющим входом ключа 5.1. Управляющий вход инвертора 5.1.1 объединен с первым управляющим входом ЛЭ ИЛИ 5.1.4, а их объединение является вторым управляющим входом ключа 5.1, управляющий инверсный выход инвертора 5.1.1 подключен к второму управляющему входу ЛЭ ИЛИ 5.1.3, управляющий выход которого подключен к управляющему входу драйвера 5.1.5, управляющий инверсный выход инвертора 5.1.2 подключен к второму управляющему входу ЛЭ ИЛИ 5.1.4, управляющий выход которого подключен к управляющему входу драйвера 5.1.6. Первый, второй, третий, четвертый информационные входы драйверов 5.1.5 и 5.1.6 объединены и являются соответственно первым, вторым, третьим, четвертым информационными входами ключа 5.1. Первый, второй, третий, четвертый информационные выходы драйвера 5.1.5 являются соответственно первым, вторым, третьим, четвертым информационными выходами ключа 5.1. Первый, второй, третий, четвертый информационные выходы драйвера 5.1.6 являются соответственно пятым, шестым, седьмым, восьмым информационными выходами ключа 5.1.

Блок сравнения 5.2, показанный на фиг. 14, предназначен для выделения поступившей информации из входного потока данных и формировании в зависимости от результата соответствующего кода на выходе. Он состоит из схемы сравнения двух четырехразрядных чисел 5.2.1. Первый, второй, третий, четвертый информационные входы схемы сравнения 5.2.1 являются соответственно первым, вторым, третьим, четвертым информационными входами блока сравнения 5.2. Первый, второй, третий, четвертый входы схемы сравнения 5.2.1 являются установочными входами для записи исходных данных. Первый, третий управляющие выходы схемы сравнения 5.2.1 объединены, их объединение является вторым управляющим выходом блока сравнения 5.2. Второй управляющий выход схемы сравнения 5.2.1 является первым управляющим выходом блока сравнения 5.2.

Суммирующий счетчик 5.3, показанный на фиг. 15, предназначен для управления ключом 5.1 в зависимости от команд управления, поступающих на его вход. Он состоит из триггера 5.3.1. Первый, второй управляющие входы триггера 5.3.1 являются соответственно первым, вторым управляющими входами суммирующего счетчика 5.3. Первый, второй управляющие выходы триггера 5.3.1 являются соответственно первым, вторым управляющими выходами суммирующего счетчика 5.3.

Схема драйвера 5.1.5, 5.1.6 известна и описана в справочнике Мальцева П. П. Долидзе Н.С., Критенко М.И. и др. - М.: Радио и связь, 1994.-240 с.: ил. на с. 87, рис. 2.74.

Схема сравнения двух четырехразрядных чисел 5.2.1 известна и описана в справочнике Мальцева П.П., Долидзе Н.С., Критенко М.И. и др. - М.: Радио и связь, 1994.-240 с.: ил. на с. 83, рис. 2.71.

Схема триггера 5.3.1 известна и описана в справочнике Мальцева П.П., Долидзе Н.С., Критенко М.И. и др. - М.: радио и связь, 1994.-240 с.: ил. на с. 49, рис. 2.32.

Первый блок-дешифратор 6, показанный на фиг. 16, предназначен для селекции входного потока по типу кадров ответа. В зависимости от вида поступившего сигнала ответа формирует управляющий сигнал на одном из своих выходов. Он состоит из дешифратора 6.1, инверторов 6.2 и 6.3, ЛЭ И 6.4. Первый, второй, третий, четвертый информационные входы дешифратора 6.1 являются соответственно первым, вторым, третьим, четвертым информационными входами блока-дешифратора 6. Первый управляющий выход дешифратора 6.1 подключен одновременно к управляющему входу инвертора 6.2 и к второму управляющему входу ЛЭ И 6.4. Второй управляющий выход дешифратора 6.1 подключен одновременно к управляющему входу инвертора 6.3 и к первому управляющему входу ЛЭ И 6.4. Управляющий инверсный выход инвертора 6.2 является первым управляющим выходом блока-дешифратора 6, управляющий инверсный выход инвертора 6.3 является вторым управляющим выходом блока-дешифратора 6, управляющий выход ЛЭ И 6.4 является третьим управляющим выходом блока-дешифратора 6.

Схема такого дешифратора 6.1 известна и описана в справочнике Мальцева П. П. , Долидзе Н.С., Критенко М.И. и др. - М.: Радио и связь, 1994.-240 с.: ил. на с. 42, рис. 2.25.

Второй блок-дешифратор 7, показанный на фиг. 17, имеет то же предназначение, что и блок-дешифратор 6 и состоит из дешифратора 7.1, инверторов 7.2 и 7.3, ЛЭ И 7.4. Первый, второй, третий, четвертый информационные входы дешифратора 7.1 являются первым, вторым, третьим, четвертым информационными входами блока-дешифратора 7. Первый управляющий выход дешифратора 7.1 подключен одновременно к управляющему входу инвертора 7.2 и к второму управляющему входу ЛЭ И 7.4. Второй управляющий выход дешифратора 7.1. подключен одновременно к управляющему входу второго инвертора 7.3 и к первому управляющему входу ЛЭ "И" 7.4. Управляющий инверсный выход инвертора 7.2 является первым управляющим выходом блока-дешифратора 7, управляющий инверсный выход инвертора 7.3 является вторым управляющим выходом блока-дешифратора 7, управляющий выход ЛЭ И 7.4 является третьим управляющим выходом блока-дешифратора 7.

Третий блок-дешифратор 8, показанный на фиг. 18, имеет то же предназначение, что блоки-дешифраторы 6 и 7. Он состоит из дешифратора 8.1, ЛЭ ИЛИ НЕ 8.2, ЛЭ И 8.3., инвертора 8.4. Первый, второй, третий, четвертый информационные входы дешифратора 8.1 являются первым, вторым, третьим, четвертым информационными входами блока-дешифратора 8. Первый управляющий выход дешифратора 8.1 подключен одновременно к первому управляющему входу ЛЭ ИЛИ НЕ 8.2 и к первому управляющему входу ЛЭ И 8.3. Второй управляющий выход дешифратора 8.1 подключен одновременно к второму управляющему входу ЛЭ ИЛИ НЕ 8.2 и к второму управляющему входу ЛЭ И 8.3. Третий управляющий выход дешифратора 8.1 подключен одновременно к третьему управляющему входу ЛЭ ИЛИ НЕ 8.2 и к третьему управляющему входу ЛЭ "И" 8.3, четвертый управляющий выход дешифратора 8.1 подключен одновременно к четвертому управляющему входу ЛЭ ИЛИ НЕ 8.2 и к четвертому управляющему входу ЛЭ И 8.3. Пятый управляющий выход дешифратора 8.1 подключен к управляющему входу инвертора 8.4. Управляющий инверсный выход ЛЭ ИЛИ НЕ 8.2 является первым управляющим выходом блока-дешифратора 8, управляющий выход ЛЭ И 8.3 является вторым управляющим выходом блока-дешифратора 8, управляющий инверсный выход инвертора 8.4 является третьим управляющим выходом блока-дешифратора 8.

Схемы дешифраторов 7.1, 8.1 известны и описаны в справочнике Мальцева П. П., Долидзе Н.С., Критенко М.И. и др. - М.: Радио и связь, 1994.-240 с.: ил. на с. 42, рис. 2.25.

Суммирующий счетчик 9, изображенный на фиг. 19, предназначен для отсчета заданного интервала времени, определяемого правилами организации протокола передачи данных, между командой и ответом на нее и в случае превышения его формирования управляющего сигнала. Он состоит из ЛЭ ИЛИ 9.1, одновибратора 9.2, двоично-десятичного счетчика 9.3. Первый, второй управляющие входы ЛЭ ИЛИ 9.1 являются соответственно первым, вторым управляющими входами суммирующего счетчика 9. Управляющий выход ЛЭ ИЛИ 9.1 подключен к управляющему входу одновибратора 9.2, управляющий выход одновибратора 9.2 - к первому управляющему входу двоично-десятичного счетчика 9.3. Второй управляющий выход двоично-десятичного счетчика 9.3 является третьим управляющим выходом суммирующего счетчика 9. Управляющий выход двоично-десятичного счетчика 9.3 является управляющим выходом суммирующего счетчика 9.

Используемые двоично-десятичный счетчик и одновибратор известны, см. Справочник Мальцева П. П., Долидзе Н.С., Критенко М.И. и др. - М.: Радио и связь, 1994.-240 с.: ил. на с. 65, рис. 2.52 и с. 90, рис. 2.79.

Суммирующий счетчик 10, изображенный на фиг. 20, предназначен для отсчета заданного интервала времени, определяемого правилами организации протокола передачи данных, в течение которого обмен осуществлялся по правилам протокола, а сбойные ситуации отсутствовали. В этом случае суммирующий счетчик формирует управляющий сигнал. Он состоит из инвертора 10.1, ЛЭ ИЛИ 10.2, двоично-десятичного счетчика 103. Управляющий вход инвертора 10.1 является вторым управляющим входом суммирующего счетчика 10, управляющий инверсный выход инвертора 10.1 подключен к второму управляющему входу ЛЭ ИЛИ 10.2. Первый управляющий вход ЛЭ ИЛИ 10.2 является первым управляющим входом суммирующего счетчика 10, управляющий выход ЛЭ ИЛИ 10.2 подключен к первому управляющему входу счетчика 10.3. Управляющий выход счетчика 10.3 является управляющим выходом суммирующего счетчик