Устройство поиска информации

Устройство поиска информации

Реферат

 

Изобретение относится к электросвязи и может быть использовано для поиска информации и идентификации применяемого в цифровых системах связи коммуникационного протокола TFTP. Целью изобретения является разработка устройства поиска информации, обеспечивающего повышение достоверности поиска, идентификации информации за счет получения однозначного решения. Для реализации этой цели в устройство введены делитель 1 частоты, вычитающий счетчик 3, коммутатор 4, обеспечивающие подключение входного сигнала к различным цепочкам логических элементов. Блок 2 памяти предназначен для хранения одного пакета исследуемого протокола. Первый блок 5 селекции осуществляет предварительную селекцию входного цифрового потока по байтам пакетов, содержащих код операции, а второй-четвертый блоки селекции 6-8 производят селекцию входного потока по структуре пакетов. Регистр 9 стратегии поиска осуществляет проверку соответствия порядка поступления пакетов анализируемого цифрового потока правилам обмена информацией. Формирователь 10 временных интервалов обеспечивает определение закрытия соединения. При прохождении сигнала по конкретным цепочкам логических элементов блок 11 индикации формирует информационные сообщения о результатах поиска. При таком построении устройства достигается возможность работы в режиме реального времени, нулевая вероятность пропуска (в случае наличия априорно достоверной информации о протоколе), простота реализации и модификации под любой коммуникационный протокол диалогового типа. 7 з.п. ф-лы, 11 ил.

Изобретение относится к электросвязи и может быть использовано для поиска информации и оперативной идентификации применяемого в цифровых системах связи и, в частности, в сети передачи данных (СПД) типа Internet коммуникационного протокола TFTP (Trivial File Transfer Protocol), относящихся к семейству известных процедур DARPA (Протоколы информационно-вычислительных сетей. Справочник. Под ред. И.А.Мизина, А.П.Кулешова. - М.: Радио и связь, 1990, с. 503), стандартизированному министерством обороны США.

Известный аналог предлагаемого устройства описан в авторском свидетельстве СССР N 1621049, кл. G 06 F 15/40, 09.01.89 и содержит регистры границ, суммирующие и вычитающие счетчики, схемы сравнения, блоки памяти, блоки вычисления и ряд других элементов, позволяющих осуществлять поиск информации.

В ходе выполнения задачи по приему и поиску цифровых потоков сообщений необходимо определить параметры цифрового потока, по которым производится поиск информации, идентификация пакетов и соответствие последовательности передачи кадров правилам обмена данными, установленным для данного протокола, а известный аналог не выполняет этих требований - определение коммуникационных пакетов реализуется в нем с вероятностью правильного распознавания значительно меньше 0,1, так как распознавание производится статистическим способом, а каждый сеанс связи является в своем роде уникальным и не учитывает признаков последовательности передачи информации (правил обмена).

Ближайшее устройство поиска информации (прототип) к предлагаемому описано в авторском свидетельстве СССР N 1711185, кл. G 06 F 15/40, 05.04.89. В указанном изобретении описано устройство поиска информации, содержащее регистры верхней и нижней границ, сумматор-вычислитель, регистр стратегии поиска, вычитающий и суммирующие счетчики, схемы сравнения, блок памяти, регистр ключа, выходной регистр, группу элементов И и ИЛИ, триггер, вход запуска, входы адресов верхней и нижней границ, вход кода критерия смены стратегии поиска, вход ключа, выход адреса, выход признака отсутствия информации и распределитель импульса.

Недостатком данного устройства является невозможность получения однозначного решения в связи с низким уровнем достоверности и вероятности идентификации (вероятность выделения параметров цифрового потока и идентификации коммуникационного протокола менее 0,3), так как прототип реализует поиск информационных блоков в массиве посредством дихотомического метода без учета наличия большого числа типов возможных пакетов и их допустимой последовательности.

Целью изобретения является разработка устройства поиска информации по цифровому потоку с конечной априорной неопределенностью относительно его параметров, обеспечивающего повышение достоверности поиска, идентификации информации за счет получения однозначного решения о том, является ли данный цифровой поток цифровым потоком протокола TFTP.

Поставленная цель достигается тем, что в известное устройство поиска информации, содержащее блок памяти, регистр стратегии поиска и вычитающий счетчик, дополнительно введены следующие элементы: делитель частоты, коммутатор, первый, второй, третий и четвертый блоки селекции, формирователь временных интервалов и блок индикации. Выход делителя частоты соединен с первыми входами блока памяти, вычитающего счетчика, первого, второго, третьего и четвертого блоков селекции, регистра стратегии поиска. Выходы блока памяти соединены соответственно с четвертым - одиннадцатым входами коммутатора, а первый выход вычитающего счетчика соединен с десятым входом блока памяти, двенадцатым входом коммутатора, одиннадцатым входом первого блока селекции, десятыми входами второго, третьего и четвертого блоков селекции, третьим входом регистра стратегии поиска и является командным выходом устройства. Второй выход вычитающего счетчика соединен с одиннадцатыми входами второго, третьего и четвертого блоков селекции, а третий выход вычитающего счетчика соединен с двенадцатым входом первого блока селекции. Выходы коммутатора соединены с вторым - девятым входами первого, второго, третьего и четвертого блоков селекции соответственно, а первый и второй выходы первого блока селекции соединены соответственно с первым и вторым входами коммутатора. При этом третий выход первого блока селекции соединен с четвертым входом регистра стратегии поиска и четырнадцатым входом вычитающего счетчика, а четвертый выход первого блока селекции соединен с пятым входом регистра стратегии поиска, четырнадцатым входом вычитающего счетчика и входом формирователя временных интервалов. Пятый выход первого блока селекции соединен с третьим входом коммутатора. Шестой выход первого блока селекции и первые выходы второго, третьего и четвертого блоков селекции, выход регистра стратегии поиска соединены с первым входом блока индикации, десятым входом первого блока селекции и четырнадцатым входом вычитающего счетчика. Второй выход второго блока селекции соединен с вторым входом регистра стратегии поиска, а второй выход третьего блока селекции соединен с третьим входом регистра стратегии поиска. При этом второй выход четвертого блока селекции и выход формирователя временных интервалов соединены с вторым входом блока индикации и четырнадцатым входом вычитающего счетчика. Вход делителя частоты, второй - девятый входы блока памяти и второй - тринадцатый входы вычитающего счетчика являются соответственно входом тактовой частоты, сигнальными и информационными входами устройства.

Блок памяти содержит инвертор, первый и второй суммирующий счетчики, коммутатор, элемент И, дифференцирующую цепь и ОЗУ. Выходы первого и второго суммирующих счетчиков соединены с соответствующими входами оперативного запоминающего узла (ОЗУ), другие входы которого соединены с соответствующими входами коммутатора. При этом выходы первого суммирующего счетчика через элемент И соединены с одним из входов второго суммирующего счетчика, другой вход которого соединен с соответствующим входом первого суммирующего счетчика и с выходом дифференцирующей цепи. Вход дифференцирующей цепи соединен с соответствующим входом коммутатора и ОЗУ, с входом инвертора, выход которого соединен с соответствующим входом коммутатора. Другой вход первого суммирующего счетчика, другие входы коммутатора и вход инвертора являются соответствующими входами блока памяти, выходами которого являются соответствующие выходы коммутатора.

Коммутатор содержит первый, второй, третий и четвертый триггеры, первый, второй, третий и четвертый буферные элементы. Один из входов первого, второго, третьего и четвертого триггеров является соответствующими входами коммутатора, а другие входы соединены с соответствующими входами коммутатора. Выход первого, второго, третьего и четвертого триггеров соединен с одним из входов соответственно первого, второго, третьего и четвертого буферных элементов; другие входы которых являются соответствующими входами коммутатора, а их выходы являются соответствующими выходами коммутатора.

Первый блок селекции содержит первую, вторую и третью линии задержки, первый, второй и третий коммутаторы первый, второй, третий и четвертый дешифраторы, элемент И. Один из входов первого, второго, третьего и четвертого дешифраторов является соответствующим входом первого блока селекции. Другие входы первого и второго дешифраторов соединены с соответствующими выходами второго коммутатора, а другие входы третьего и четвертого дешифраторов соединены с соответствующими выходами третьего коммутатора. При этом один из выходов первого дешифратора через вторую линию задержки соединен с соответствующим входом второго коммутатора. Вход первой линии задержки соединен с соответствующими выходами второго дешифратора, являющимися соответствующими выходами первого блока селекции, а выход первой линии задержки соединен с одним из входов первого коммутатора, выходы которого соединены с соответствующими входами второго и третьего коммутаторов. При этом другой вход второго коммутатора соединен с одним из входов первого коммутатора и является соответствующим входом первого блока селекции. Один из выходов третьего дешифратора через третью линию задержки соединен с соответствующим входом третьего коммутатора. Один из входов элемента И соединен с соответствующим выходом четвертого дешифратора, при этом другие выходы первого, второго и третьего дешифраторов соединены с соответствующим выходом четвертого дешифратора и являются соответствующим выходом первого блока селекции. Другие выходы четвертого дешифратора и выход элемента И являются соответствующими выходами первого блока селекции. Другие входы первого, третьего коммутаторов и элемента И являются соответствующими входами первого блока селекции.

Второй блок селекции содержит первый, второй, третий и четвертый дешифраторы, первый и второй коммутаторы, линию задержки, суммирующий счетчик и элемент И. Один из входов первого, второго, третьего и четвертого дешифраторов соединены между собой и являются соответствующим входом второго блока селекции. Другие входы первого дешифратора, соединенные с соответствующими входами второго дешифратора, и другие входы третьего дешифратора, соединенные с соответствующими входами второго дешифратора, являются соответствующими входами второго блока селекции. Другие входы четвертого дешифратора соединены с соответствующими выходами первого коммутатора, причем выход первого дешифратора соединен с соответствующими входами первого коммутатора и с соответствующим входом второго коммутатора. Выход второго дешифратора соединен с соответствующим входом первого, второго коммутаторов, суммирующего счетчика и через линию задержки соединен с соответствующим входом первого коммутатора. Выход третьего дешифратора соединен с соответствующим входом второго коммутатора, выход которого соединен с соответствующим входом первого коммутатора. Один ив выходов суммирующего счетчика соединен с соответствующим входом элемента И. Другой вход суммирующего счетчика и элемента И являются соответствующими входами второго блока селекции. Другие выходы первого коммутатора, суммирующего счетчика, соединенные с выходом четвертого дешифратора, и выход элемента И являются соответствующими выходами второго блока селекции.

Третий блок селекции содержит первый, второй, третий и четвертый дешифраторы, первый и второй коммутаторы, линию задержки, суммирующий счетчик и элемент И. Один из входов первого, второго, третьего и четвертого дешифраторов соединены между собой и являются соответствующим входом третьего блока селекции. Другие входы первого дешифратора, соединенные с соответствующими входами второго дешифратора, и другие входы третьего дешифратора, соединенные с соответствующими входами второго дешифратора, являются соответствующими входами третьего блока селекции. Другие входы четвертого дешифратора соединены с соответствующими выходами первого коммутатора, причем выход первого дешифратора соединен с соответствующими входами первого коммутатора и с соответствующим входом второго коммутатора. Выход второго дешифратора соединен с соответствующим входом первого, второго коммутаторов, суммирующего счетчика и через линию задержки соединен с соответствующим входом первого коммутатора. Выход третьего дешифратора соединен с соответствующим входом второго коммутатора, выход которого соединен с соответствующим входом первого коммутатора. Один из выходов суммирующего счетчика соединен с соответствующим входом элемента И, причем другой вход суммирующего счетчика и элемента И являются соответствующими входами третьего блока селекции. Другие выходы первого коммутатора, суммирующего счетчика, соединенные с выходом четвертого дешифратора, и выход элемента И являются соответствующими выходами третьего блока селекции.

Четвертый блок селекции содержит первый и второй коммутаторы, линию задержки, первый, второй и третий дешифраторы, суммирующий счетчик и элемент И. Один из входов первого, второго коммутаторов и суммирующего счетчика соединены между собой и являются соответствующим входом четвертого блока селекции. Выход суммирующего счетчика через линию задержки соединен с соответствующим входом второго коммутатора. Один из входов первого, второго, третьего дешифраторов, суммирующего счетчика и элемента И, соединенные между собой, являются соответствующим входом четвертого блока селекции. Один из входов первого коммутатора соединен с соответствующим входом элемента И и является соответствующим входом четвертого блока селекции, а другие входы первого коммутатора являются соответствующими входами четвертого блока селекции. Другие входы первого и второго дешифраторов соединены с соответствующими выходами второго коммутатора. Другие входы второго коммутатора и третьего дешифратора соединены с соответствующими выходами первого коммутатора. Один из выходов первого дешифратора соединен с другим входом суммирующего счетчика. Другой выход первого дешифратора, соединенный с выходом второго дешифратора и элемента И, и выход третьего дешифратора, соединенный с другим входом элемента И, являются соответствующими выходами четвертого блока селекции.

Регистр стратегии поиска содержит триггер, первый - четвертый элементы И и линию задержки. Один из входов первого и второго элементов И, соединенные между собой, являются соответствующим входом регистра стратегии поиска. При этом выход первого элемента И соединен с выходом четвертого элемента И и является выходом регистра стратегии поиска. Выход второго и третьего элементов И через линию задержки соединены с соответствующим входом триггера, выход которого соединен с соответствующим входом первого, второго, третьего и четвертого элементов И. Другой вход первого элемента И соединен с соответствующим входом второго, третьего и четвертого элементов И и является соответствующим входом регистра стратегии поиска. Другие входы триггера, соединенные между собой, другой вход третьего и четвертого элементов И являются соответствующими входами регистра стратегии поиска.

В отличие от известных устройств, обеспечивающих только вероятностное распознавание информации, в зависимости от различных условий, предлагаемое устройство выдает однозначное решение о наличии (либо отсутствии) в данной СПД коммуникационного протокола TFTP, при условии качественного приема цифрового потока. Полезный эффект состоит в выделении параметров цифрового потока и получении однозначного решения о присутствии (или отсутствии) протокола TFTP в общем информационном цифровом потоке.

На фиг. 1 представлена электрическая функциональная схема предлагаемого устройства; на фиг.2 - электрическая функциональная схема блока памяти; на фиг. 3 - электрическая функциональная схема коммутатора; на фиг.4 - электрическая функциональная схема первого блока селекции; на фиг.5 - электрическая функциональная схема второго блока селекции; на фиг.6 - электрическая функциональная схема третьего блока селекции; на фиг.7 - электрическая функциональная схема четвертого блока селекции; на фиг.8 - электрическая функциональная схема регистра стратегии поиска; на фиг.9 - структура пакетов протокола TFTP; на фиг. 10 - алгоритм функционирования коммуникационного протокола TFTP; на фиг.11 - алгоритм синтаксического распознавания коммуникационного протокола TFTP.

Устройство поиска информации, показанное на фиг.1, содержит делитель 1 частоты, блок 2 памяти, вычитающий счетчик 3, коммутатор 4, первый 5, второй 6, третий 7 и четвертый 8 блоки селекции, регистр 9 стратегии поиска, формирователь 10 временных интервалов и блок 11 индикации. При этом вход делителя 1 частоты является входом тактовой частоты F_t устройства поиска информации. Второй - девятый входы блока 2 памяти являются соответствующими сигнальными входами F_s устройства. Второй - тринадцатый входы вычитающего счетчика 3 являются соответствующими информационными входами N устройства поиска информации. Выход делителя 1 частоты соединен с первыми входами блока 2 памяти, вычитающего счетчика 3, первого 5, второго 6, третьего 7 и четвертого 8 блоков селекции, регистра 9 стратегии поиска. Первый - восьмой выходы блока 2 памяти соединены соответственно с четвертым - одиннадцатым входами коммутатора 4. Первый выход вычитающего счетчика 3 соединен с десятым входом блока 2 памяти, двенадцатым входом коммутатора 4, одиннадцатым входом первого блока 5 селекции, десятыми входами второго 6, третьего 7 и четвертого 8 блоков селекции, третьим входом регистра 9 стратегии поиска и является командным выходом F_r устройства. Второй выход вычитающего счетчика 3 соединен с одиннадцатыми входами второго 6, третьего 7 и четвертого 8 блоков селекции, а третий выход вычитающего счетчика 3 соединен с двенадцатым входом первого блока 5 селекции. Первый - восьмой, девятый - шестнадцатый, семнадцатый - двадцать четвертый и двадцать пятый - тридцать второй выходы коммутатора 4 соответственно соединены с вторыми - девятыми входами соответственно первого 5, второго 6, третьего 7 и четвертого 8 блоков селекции. Первый и второй выходы первого блока 5 селекции соединены соответственно с первым и вторым входами коммутатора 4, третий выход первого блока 5 селекции соединен с четвертым входом регистра 9 стратегии поиска и четырнадцатым входом вычитающего счетчика 3, четвертый выход первого блока 5 селекции соединен с пятым входом регистра 9 стратегии поиска, четырнадцатым входом вычитающего счетчика 3 и входом формирователя 10 временных интервалов. Пятый выход первого блока 5 селекции соединен с третьим входом коммутатора 4. Шестой выход первого блока 5 селекции, выход регистра 9 стратегии поиска и первые выходы второго 6, третьего 7 и четвертого 8 блоков селекции соединены с первым входом блока 11 индикации, десятым входом первого блока 5 селекции и четырнадцатым входом вычитающего счетчика 3. Второй выход второго блока 6 селекции соединен с вторым входом регистра 9 стратегии поиска, а второй выход третьего блока 7 селекции соединен с третьим входом регистра 9 стратегии поиска. Второй выход четвертого блока 8 селекции и выход формирователя 10 временных интервалов соединены с вторым входом блока 11 индикации и четырнадцатым входом вычитающего счетчика 3.

Блок 2 памяти, показанный на фиг.2, содержит инвертор 2.1, первый 2.2 и второй 2.3 суммирующие счетчики, коммутатор 2.4, элемент И 2.5, дифференцирующую цепь 2.6 и ОЗУ 2.7. Второй вход первого суммирующего счетчика 2.2 является первым входом блока 2 памяти, первый - восьмой входы коммутатора 2.4 являются соответственно вторым - девятым входами блока 2 памяти, а десятый вход блока 2 памяти соединен с девятым входом коммутатора 2.4, первым входом ОЗУ 2.7 и входами инвертора 2.1 и дифференцирующей цепи 2.6. Выход инвертора 2.1 является десятым входом коммутатора 2.4. Первый, второй, третий и четвертый выходы первого суммирующего счетчика 2.2 соединены соответственно с первым входом элемента И 2.5 и вторым входом ОЗУ 2.7, с вторым входом элемента И 2.5 и третьим входом ОЗУ 2.7, с третьим входом элемента И 2.5 и четвертым входом ОЗУ 2.7, с четвертым входом элемента И 2.5 и пятым входом ОЗУ 2.7. Первый - седьмой выходы второго суммирующего счетчика 2.3 являются соответственно шестым - двенадцатым входами ОЗУ 2.7. Первый - восьмой вход/выход коммутатора 2.4 соединены соответственно с тринадцатым - двадцатым входом/выходом ОЗУ 2.7. Девятый - шестнадцатый выходы коммутатора 2.4 являются соответственно первым - восьмым выходом блока 2 памяти. Выход элемента И 2.5 является первым входом второго суммирующего счетчика 2.3, а выход дифференцирующей цепи 2.6 соединен с первым входом первого суммирующего счетчика 2.2 и вторым входом второго суммирующего счетчика 2.3.

Коммутатор 4. показанный на фиг. 3, содержит первый 4.1, второй 4.2, третий 4.3 и четвертый 4.4 триггеры, первый 4.5, второй 4.6, третий 4.7 и четвертый 4.8 буферные элементы. Первый вход коммутатора 4 соединен с первым входом второго триггера 4.2 и вторыми входами первого 4.1, третьего 4.3 и четвертого 4.4 триггеров. Второй вход коммутатора 4 соединен с первым входом третьего триггера 4.3 и вторыми входами первого 4.1, второго 4.2 и четвертого 4.4 триггеров. Третий вход коммутатора 4 соединен с первым входом четвертого триггера 4.4 и вторыми входами первого 4.1, второго 4.2 и третьего 4.3 триггеров. Четвертый - одиннадцатый входы коммутатора 4 являются соответственно вторыми - девятыми входами первого 4.5, второго 4.6, третьего 4.7 и четвертого 4.8 буферных элементов. Двенадцатый вход коммутатора 4 соединен параллельно с первым входом первого триггера 4.1 и вторыми входами второго 4.2, третьего 4.3 и четвертого 4.4 триггеров. Выходы первого 4.1, второго 4.2, третьего 4.3 и четвертого 4.4 триггеров являются первыми входами соответственно первого 4.5, второго 4.6, третьего 4.7 и четвертого 4.8 буферных элементов. Первый - восьмой выходы первого буферного элемента 4.5 являются соответственно первым - восьмым выходами коммутатора 4, первый - восьмой выходы второго буферного элемента 4.6 являются соответственно девятым - шестнадцатым выходами коммутатора 4, первый - восьмой выходы третьего буферного элемента 4.7 являются соответственно семнадцатым - двадцать четвертым выходами коммутатора 4, а первый - восьмой выходы четвертого буферного элемента 4.8 являются соответственно двадцать пятым - тридцать вторым выходами коммутатора 4.

Первый блок 5 селекции, показанный на фиг.4, содержит первую линию 5.1 задержки, первый 5.2, второй 5.3 и третий 5.4 коммутаторы, первый 5.5, второй 5.6, третий 5.7 и четвертый 5.8 дешифраторы, вторую 5.9 и третью 5.10 линии задержки, элемент И 5.11. При этом первый вход первого блока 5 селекции соединен с первыми входами первого 5.5, третьего 5.7 дешифраторов и девятыми входами второго 5.6 и четвертого 5.8 дешифраторов. Второй - девятый входы первого блока 5 селекции являются соответственно вторым - девятым входами первого коммутатора 5.2. Десятый вход первого блока 5 селекции соединен с десятыми входами первого 5.2 и второго 5.3 коммутаторов. Одиннадцатый вход первого блока 5 селекции является десятым входом третьего коммутатора 5.4. Двенадцатый вход первого блока 5 селекции является вторым входом элемента И 5.11. Выход первой линии 5.1 задержки является первым входом первого коммутатора 5.2. Первый - восьмой и девятый - шестнадцатый выходы первого коммутатора 5.2 являются соответственно вторым - девятым входами соответственно второго 5.3 и третьего 5.4 коммутаторов. Первый - восьмой и девятый - шестнадцатый выходы второго коммутатора 5.3 являются соответственно вторым - девятым входами первого дешифратора 5.5 и первым - восьмым входами второго дешифратора 5.6. Первый - восьмой и девятый - шестнадцатый выходы третьего коммутатора 5.4 являются соответственно вторым - девятым входами третьего дешифратора 5.7 и первым - восьмым входами четвертого дешифратора 5.8. Первый выход первого дешифратора 5.5 является входом второй линии 5.9 задержки, выход которой является первым входом второго коммутатора 5.3. Первый и второй выходы второго дешифратора 5.6 являются соответственно первым и вторым выходами первого блока 5 селекции, а их соединение является входом первой линии 5.1 задержки. Первый выход третьего дешифратора 5.7 является входом третьей линии 5.10 задержки. Первый, второй и третий выходы четвертого дешифратора 5.8 являются соответственно третьим выходом первого блока 5 селекции, первым входом элемента И 5.11 и пятым выходом первого блока 5 селекции. Соединение вторых выходов первого 5.5 и третьего 5.7 дешифраторов, третьего выхода второго дешифратора 5.6 и четвертого выхода четвертого дешифратора 5.8 является шестым выходом первого блока 5 селекции. Выход третьей линии 5.10 задержки является первым входом третьего коммутатора 5.4, а выход элемента И 5.11 является четвертым выходом первого блока 5 селекции.

Второй блок 6 селекции, показанный на фиг.5, содержит первый 6.1, второй 6.2, третий 6.3 и четвертый 6.7 дешифраторы, первый 6.4 и второй 6.6 коммутаторы, линию 6.5 задержки, суммирующий счетчик 6.8 и элемент И 6.9. Первый вход второго блока 6 селекции является первыми входами первого 6.1, второго 6.2, третьего 6.3 и четвертого 6.7 дешифраторов. Второй, третий и четвертый входы второго блока 6 селекции соединены соответственно с вторыми, третьими и четвертыми входами первого 6.1 и второго 6.2 дешифраторов. Пятый - девятый входы второго блока 6 селекции являются соответственно пятым - девятым и вторым - шестым входами соответственно второго 6.2 и третьего 6.3 дешифраторов. Десятый вход второго блока 6 селекции является вторым входом суммирующего счетчика 6.8, а его одиннадцатый вход является вторым входом элемента И 6.9. Выход первого дешифратора 6.1 соединен с первым и вторым входами первого коммутатора 6.4 и вторым входом второго коммутатора 6.6. Выход второго дешифратора 6.2 соединен с третьим входом первого коммутатора 6.4, входом линии 6.5 задержки и первыми входами суммирующего счетчика 6.8 и второго коммутатора 6.6. Выход третьего дешифратора 6.3 является третьим входом второго коммутатора 6.6. Выход линии 6.5 задержки является четвертым входом первого коммутатора 6.4. Выход второго коммутатора 6.6 соединен с третьим входом первого коммутатора 6.4. Первый и второй выходы первого коммутатора 6.4 являются соответственно вторым и третьим входами четвертого дешифратора 6.7. Соединение выхода четвертого дешифратора 6.7, третьего выхода первого коммутатора 6.4, первого выхода суммирующего счетчика 6.8 является первым выходом второго блока 6 селекции. Второй выход суммирующего счетчика 6.8 является первым входом элемента И 6.9, выход которого является вторым выходом второго блока 6 селекции.

Третий блок 7 селекции, показанный на фиг.6, содержит первый 7.1, второй 7.2, третий 7.3 и четвертый 7.7 дешифраторы, первый 7.4 и второй 7.6 коммутаторы, линию 7.5 задержки, суммирующий счетчик 7.8 и элемент И 7.9. Первый вход третьего блока 7 селекции является первыми входами первого 7.1, второго 7.2. третьего 7.3 и четвертого 7.7 дешифраторов. Второй, третий и четвертый входы третьего блока 7 селекции соединены соответственно с вторыми, третьими и четвертыми входами первого 7.1 и второго 7.2 дешифраторов. Пятый - девятый входы третьего блока 7 селекции являются соответственно пятым - девятым и вторым - шестым входами - соответственно второго 7.2 и третьего 7.3 дешифраторов. Десятый вход третьего блока 7 селекции является вторым входом суммирующего счетчика 7.8, а его одиннадцатый вход является вторым входом элемента И 7.9. Выход первого дешифратора 7.1 соединен с первым и вторым входами первого коммутатора 7.4 и вторым входом второго коммутатора 7.6. Выход второго дешифратора 7.2 соединен с третьим входом первого коммутатора 7.4, входом линии 7.5 задержки и первыми входами суммирующего счетчика 7.8 и второго коммутатора 7.6. Выход третьего дешифратора 7.3 является третьим входом второго коммутатора 7.6. Выход линии 7.5 задержки является четвертым входом первого коммутатора 7.4. Выход второго коммутатора 7.6 соединен с третьим входом первого коммутатора 7.4. Первый и второй выходы первого коммутатора 7.4 являются соответственно вторым и третьим входами четвертого дешифратора 7.7. Соединение выхода четвертого дешифратора 7.7, третьего выхода первого коммутатора 7.4, первого выхода суммирующего счетчика 7.8 является первым выходом третьего блока 7 селекции. Второй выход суммирующего счетчика 7.8 является первым входом элемента И 7.9, выход которого является вторым выходом третьего блока 7 селекции.

Четвертый блок 8 селекции, показанный на фиг.7, содержит первый коммутатор 8.1, линию 8.2 задержки, второй коммутатор 8.3, первый 8.4, второй 8.5 и третий 8.6 дешифраторы, суммирующий счетчик 8.7 и элемент И 8.8. Первый вход четвертого блока 8 селекции является первыми входами первого 8.4, второго 8.5 и третьего 8.6 дешифраторов и вторыми входами суммирующего счетчика 8.7 и элемента И 8.8. Второй - девятый входы четвертого блока 8 селекции являются соответственно первым - восьмым входами первого коммутатора 8.1. Десятый вход четвертого блока 8 селекции является девятым входом первого коммутатора 8.1, первыми входами второго коммутатора 8.3 и суммирующего счетчика 8.7. Одиннадцатый вход четвертого блока 8 селекции является десятым входом первого коммутатора 8.1 и третьим входом элемента И 8.8. Первый - восьмой и девятый - шестнадцатый выходы первого коммутатора 8.1 являются соответственно третьим - десятым входами второго коммутатора 8.3 и вторым - девятым входами третьего дешифратора 8.6. Выход линии 8.2 задержки является вторым входом второго коммутатора 8.3. Первый - восьмой и девятый - одиннадцатый выходы второго коммутатора 8.3 являются соответственно вторым - девятым входами первого дешифратора 8.4 и вторым - четвертым входами второго дешифратора 8.5. Выход первого дешифратора 8.4 является третьим входом суммирующего счетчика 8.7. Выход суммирующего счетчика 8.7 является входом линии 8.2 задержки. Соединение второго выхода первого дешифратора 8.4, выходов второго дешифратора 8.5 и элемента И 8.8 является первым выходом четвертого блока 8 селекции. Выход третьего дешифратора 8.6 соединен с первым входом элемента И 8.8 и является вторым выходом четвертого блока 8 селекции.

Регистр 9 стратегии поиска, показанный на фиг.8, содержит триггер 9.1, первый 9.2, второй 9.3, третий 9.4 и четвертый 9.5 элементы И и линию 9.6 задержки. При этом первый вход регистра 9 стратегии поиска соединен с вторыми входами первого 9.2 и второго 9.3 элементов И и первыми входами третьего 9.4 и четвертого 9.5 элементов И. Второй вход регистра 9 стратегии поиска является вторым входом триггера 9.1, а третий вход регистра 9 стратегии поиска является третьим входом триггера 9.1. Четвертый вход регистра 9 стратегии поиска соединен параллельно с третьим входом четвертого 9.5 элемента И и вторым входом третьего элемента И 9.4. Пятый вход регистра 9 стратегии поиска соединен с третьими входами первого 9.2 и второго 9.3 элементов И. Выход триггера 9.1 соединен с первыми входами первого 9.2, второго 9.3 элементов И, вторым входом четвертого элемента И 9.5 и третьим входом третьего элемента И 9.4. Соединение выходов второго 9.3 и третьего 9.4 элементов И является входом линии 9.6 задержки, выход которой соединен с первым входом триггера 9.1. Соединение выходов первого 9.2 и четвертого 9.5 элементов И является выходом регистра 9 стратегии поиска.

Заявленное устройство работает следующим образом.

Устройство поиска информации предназначено для выявления в цифровом потоке, передаваемом в канале связи, сообщений, соответствующих протоколу типа TFTP, отличающегося от других подобных протоколов передачи файлов конкретным набором служебных и информационных сообщений (пакетов) и правилами обмена ими корреспондирующими станциями в ходе сеанса межмашинного обмена.

В целом ряде задач технического характера в области электросвязи возникает проблема поиска информации определенного типа в общем информационном потоке, которая может решаться статистическим (аналог), логическим (прототип) способами или методами теории распознавания образов (предлагаемое устройство, реализующее принципы теории синтаксического анализа), описанными в книге Дж. Ту, Р. Гонсалес. Принципы распознавания образов. Пер. с англ. -М.: Мир, 1978, с. 411.

В отличие от известных устройств, обеспечивающих правильное распознавание информации с некоторой вероятностью, в зависимости от различных условий, предлагаемое устройство вырабатывает однозначное решение о наличии (отсутствии) сообщений определенного типа в общем информационном потоке.

Собственно алгоритм функционирования протокола TFTP состоит в следующем (фиг. 10): взаимодействие между ЭВМ по чтению/записи файлов осуществляется пакетами стандартной длины в стартстопном режиме. Пакеты TFTP переносятся в отдельных межсетевых дейтаграммах (или пакетах сетевого протокола).

Любая передача начинается с передачи пакета "Запрос на чтение" (на фиг. 10, 11 обозначен 01) или "Запрос на запись" (02), передаваемого от пользователя в удаленную ЭВМ, что соответствует запросу на установление соединения. Если ЭВМ принимает запрос, соединение устанавливается и далее файл передается блоками фиксированной длины в 512 байт. Каждый пакет данных ("Данные" - 03) последовательно нумеруется, начиная с 1, содержит один блок и до передачи следующего пакета должен быть подтвержден пакетом "Квитанция" (04), который также имеет номер. Подтверждение пакета "Запрос на запись" имеет номер 0, подтверждением на пакет "Запрос на чтение" является первый блок данных. Пакет длиной менее 512 байт является признаком завершения передачи. Закрытие соединения осуществляется по тайм-ауту после приема последнего пакета на приемной стороне и приема подтверждения последнего пакета на передающей стороне.

Ошибка отмечается посылкой пакета "Ошибка" (05) и приводит к разрыву соединения.

Форматы используемых в TFTP пакетов приведены на фиг.8.

Поиск (распознавание) информации осуществляется с использованием признаков двух групп: качественных признаков, присущих как TFTP, так и ряду других типов коммуникационных протоколов, которыми являются используемые пакеты; структурных признаков, присущих только TFTP, которыми является исчерпывающее конечное множество разрешенных последовательностей пакетов.

Предлагаемое устройство, реализующее способ поиска информации по указанным признакам, заключается в анализе сеансов связи в СПД и сравнении их структуры с априорно известными правилами организации передачи данных при использовании протокола TFTP. При их совпадении принимается решение о том, что сеанс связи проводится с использованием искомого типа протокола.

Реализуемый в предлагаемом устройстве способ синтаксического распознавания протокола TFTP (фиг.11) основан на операции идентификации, передаваемой по каналу пакетов (01, 02, 03, 04, 05) и правилам обмена ими в ходе сеанса связи.

Спецификация протокола описывается следующей регулярной грамматикой: G = (Vn, Vt, P, S), где Vn = (01*, 02*, 03*,03#, 04*, 04#, 05*, 05#, ANY*, ANY#, T) - множество пакетов, предусмотренных протоколом (символом * обозначены пакеты пользователя, символом # - пакеты удаленной ЭВМ, Т - тайм-аут); Vt = (S, A, B, C, D, E, F) - множество возможных состояний логического соединения между прикладными процессами передачи файла; P = (S--->01* A, S--->02* C, S--->ANY* F, A--->03# B, A--->05# E, A--->ANY# F, A--->T E, B--->04* A, D--->05* E, B--->ANY* F, C--->04# D, C--->05# E, C--->ANY# F, D--->03* C, D--->05* E, D--->T E, D--->ANY* F) - множество правил обмена пакетами в ходе сеанса связи.

S - исходное состояние логического соединения между прикладными процессами передачи файла.

Входными сигналами для устройства поиска информации (фиг.1) являются сигнальная цифровая последовательность F_s, сигнал тактовой частоты F_t и данные N о длительности анализируемых пакетов, поступающие с демодулирующего устройства (канального контроллер