Система для передачи и приема информации кодом переменной длины

Система для передачи и приема информации кодом переменной длины

Реферат

 

Изобретение относится к области техники связи и может быть использовано в телемеханике, телеметрии, при передаче данных по каналам связи кодами различной корректирующей способности, что отвечает выполнению различных требований по уровням достоверности передачи сообщений от различных источников. Технический результат от применения изобретения заключается в уменьшении коэффициента использования канала связи за счет перехода от циклического к спорадическому режиму передачи информации. что позволяет увеличить количество источников и получателей сообщений, передающих информацию по выделенному каналу. Для достижения технического результата в систему для передачи и приема информации кодом переменной длины, содержащую на передающей стороне коммутатор 5, генератор тактовых импульсов 7, шифратор полинома 8, блок генераторов частот 9, перестраиваемый распределитель 10, блок кодирования 12, блок оценки состояния канала 13, блок согласования 14, а на приемной стороне -блок согласования 17, дешифратор частот 18, перестраиваемый распределитель 21, элементы И 22₁-22_н, декодирующие блоки 23₁-23_н, блок выдачи данных 25, дополнительно введены на передающей стороне пусконачинающий блок 4, формирователь адреса 6 и формирователь синхросигнала 11, а на приемной стороне - селектор синхросигнала 19, блок генератора тактовых импульсов 20 и дешифратор адреса 24. 21 ил.

Предлагаемое изобретение относится к области техники связи и может быть использовано в телемеханике, телеметрии, при передаче данных по каналам связи кодами различной корректирующей способности, что отвечает выполнению различных требований по уровням достоверности передачи сообщений от различных источников.

Известна система для передачи и приема информации кодом переменной длины (см. авт. свид. СССР N 824464, М. кл. 3 H 04 J 3/16, H 04 L 5/22, опубликованное в офиц. бюлл. ОИПОТЭ N 15 от 23.04.81), содержащая на передающей стороне формирователь сигналов, элемент И, элемент ИЛИ, распределитель, шифратор, блок кодирования, блок управления, генератор тактовых импульсов, блок согласования, при этом входы формирователей сигналов являются входами системы, выходы формирователей сигналов соединены с первыми входами элементов И, выходы распределителя соединены с входами шифратора, блока управления и со вторыми входами элементов И, выходы которых соединены со входами элемента ИЛИ, выход которого соединен с информационным входом блока кодирования, выход генератора тактовых импульсов соединен с тактовыми входами блока управления и блока кодирования, выходы шифратора соединены с группой управляющих входов блока кодирования, первый выход блока управления соединен с управляющим входом распределителя и с первым управляющим входом блока кодирования, второй выход блока управления соединен со вторым управляющим входом блока кодирования, выход которого соединен с входом согласующего блока, выход которого соединен с входом канала связи, а на приемной стороне - согласующий блок, блок управления, распределитель, элементы И, блоки декодирования, решающий блок, при этом выход канала связи соединен с входом согласующего блока, информационный выход которого соединен с информационным входом решающего блока и первыми входами элементов И, тактовый выход согласующего блока соединен с тактовыми входами блока управления, решающего блока и блоков декодирования, выходы распределителя соединены со входами блока управления, с группой управляющих входов решающего блока и вторыми входами элементов И, выходы которых соединены с соответствующими группами входов решающего блока, выход блока управления соединен с управляющим входом распределителя и управляющим входом решающего блока, выходы которого являются выходами системы.

Недостатком данной системы является то, что она не обеспечивает адаптации к изменяющимся характеристикам канала связи, а также может быть применена только при циклическом режиме передачи информации.

Признаками аналога, совпадающими с признаками заявляемого технического решения, на передающей стороне являются шифратор полинома, блок кодирования, генератор тактовых импульсов, блок согласования а на приемной стороне - блок согласования, элементы И, декодирующие блоки, решающий блок.

Причины, препятствующие достижению требуемого технического результата, состоят в особенностях реализации известной системы, не позволяющих изменять корректирующую способность и длину кода в зависимости от состояния канала, а также обеспечить в спорадическом режиме синхронную работу передающего и приемного устройств и определить номер источника, передающего сообщение.

Известна система передачи и приема информации кодом переменной длины (см. авт. свид. СССР N 1124436, М. кл. 3 H 04 L 1/10, опубликованное в офиц. бюлл. БИ N 42 от 15.11.84), содержащая на передающей стороне преобразователи кода, элементы И, распределитель сигналов, элемент ИЛИ, кодирующий блок, генератор тактовых импульсов, перестраиваемый распределитель, блок оценки состояния канала связи, шифратор полиномов, блок генераторов частот, дешифратор сигналов управления, блок преобразования сигналов, при этом входы преобразователей кода являются входами системы, выходы преобразователей кода соединены с первыми входами элементов И, выходы распределителя соединены со вторыми входами элементов И, выходы которых соединены с входами элемента ИЛИ, выход которого соединен с информационным входом кодирующего блока, выход генератора тактовых импульсов соединен с тактовыми входами перестраиваемого распределителя и кодирующего блока, первый выход перестраиваемого распределителя соединен с входами блока оценки состояния канала, распределителя и первым управляющим входом кодирующего блока, второй выход перестраиваемого распределителя соединен с вторым управляющим входом кодирующего блока, выходы блока оценки состояния канала связи соединены с входами перестраиваемого распределителя, блока генераторов частот и шифратора полиномов, выходы которого соединены с группой управляющих входов кодирующего блока, выход которого соединен с первым входом блока преобразования сигналов, второй вход которого соединен с выходом обратного канала, выход блока генератора частот соединен с третьим входом блока преобразования сигналов, первый выход которого соединен с входом прямого канала, второй выход блока преобразования сигналов соединен с входом дешифратора сигналов управления, выходы которого соединены с входами блока оценки состояния канала, а на приемной стороне - блок преобразования сигналов, дешифратор номера кода, элементы И, декодеры, перестраиваемый распределитель, распределитель приема, блок выдачи данных, формирователь сигналов управления, при этом выход прямого канала соединен с первым входом блока преобразования сигналов, первый выход которого соединен с входом обратного канала, второй выход блока преобразования сигналов соединен с информационным входом блока выдачи данных и первыми входами элементов И, третий выход блока преобразования сигналов соединен с тактовыми входами перестраиваемого распределителя, блока выдачи данных и декодеров, группа выходов блока преобразования сигналов соединена с входами дешифратора номера кода, выходы которого соединены с входами перестраиваемого распределителя и вторыми входами элементов И, выходы которых соединены с информационными входами декодеров, группы выходов которых соединены с соответствующими группами входов блока выдачи данных и формирователя сигнала управления, выход которого соединен с вторым входом блока преобразования сигналов, выход перестраиваемого распределителя соединен с управляющим входом блока выдачи данных и входом распределителя приема, выходы которого соединены с группой управляющих входов блока выдачи данных, выходы которого являются выходами системы.

Однако в данной системе при выборе кодов не учитываются различные требования к верности передачи сообщений от различных источников, кроме того затруднено применение системы при наиболее экономичном спорадическом режиме передачи информации.

Признаками аналога, совпадающими с признаками заявляемого технического решения, на передающей стороне являются блок оценки состояния канала, генератор тактовых импульсов, перестраиваемый распределитель шифратор полинома, блок кодирования, блок генераторов частот, блок преобразования сигналов, а на приемной стороне - блок преобразования сигналов, дешифратор номера кода, перестраиваемый распределитель, элементы И, декодирующие блоки, блок выдачи данных.

Причины, препятствующие достижению требуемого технического результата, состоят в особенностях реализации известной системы, не позволяющих изменить корректирующую способность и длину кода в зависимости от важности передаваемого сообщения, а также обеспечить в спорадическом режиме синхронную работу передающего и приемного устройств и определить номер источника, передающего сообщение.

Наиболее близкой к предлагаемой по совокупности функциональных и конструктивных признаков является адаптивная система передачи информации (см. авт. свид. СССР N 1109927, М. кл. 3 H 04 L 5/22, опубликованное в офиц. бюлл. БИ N 31 от 23.08.84), содержащая на передающей стороне формирователя сигналов, элементы И, элемент ИЛИ, распределитель сигналов, блок оценки состояний канала, блок кодирования, перестраиваемый распределитель, генератор тактовой частоты, шифратор, блок генераторов частот, согласующий блок, при этом входы формирователей сигналов являются входами системы, выходы формирователей сигналов соединены с первыми входами элементов И, выходы распределителя соединены с входами блока оценки состояний канала и вторыми входами элементов И, выходы которых соединены с входами элемента ИЛИ, выход которого соединен с информационным входом блока кодирования, выход генератора тактовой частоты соединен с тактовыми входами перестраиваемого распределителя и блока кодирования, выходы блока оценки состояний канала соединены с входами блока генераторов частот, перестраиваемого распределителя и шифратора, выходы которого соединены с группой управляющих входов блока кодирования, первый выход перестраиваемого распределителя соединен с входом распределителя сигналов и первым управляющим входом блока кодирования, второй выход перестраиваемого распределителя соединен с вторым управляющим входом блока кодирования, выход которого соединен с первым входом согласующего блока, выход блока генераторов частот соединен с вторым входом согласующего блока, выход которого соединен с входом канала связи, а на приемной стороне - согласующий блок, дешифратор, элементы И, блок выдачи данных, перестраиваемый распределитель, декодирующие блоки, распределитель сигналов, при этом выход канала связи соединен с входом согласующего блока, информационный выход которого соединен с информационным входом блока выдачи данных и первыми входами элементов И, тактовый выход согласующего блока соединен с тактовыми входами блока выдачи данных, перестраиваемого распределителя и декодирующих блоков, управляющие выходы согласующего блока соединены с входами дешифратора, выходы которого соединены с входами перестраиваемого распределителя и вторыми входами элементов И, выходы которых соединены с информационными входами декодирующих блоков, группы выходов которых соединены с соответствующими группами входов блока выдачи данных, выход перестраиваемого распределителя соединен с управляющим входом блока выдачи данных и входом распределителя, выходы которого соединены с группой управляющих входов блока выдачи данных, выходы которого являются выходами системы.

В данной системе при выборе корректирующей способности кода учитываются как важность передаваемого сообщения, так и помеховая обстановка в канале.

Однако известная система не может быть применена при наиболее эффективном с точки зрения использования канала спорадическом режиме передачи информации, при котором сообщения передаются в канал по мере возникновения, что является существенным недостатком системы.

Признаками аналога, совпадающими с признаками заявляемого технического решения, на передающей стороне являются блок оценки состояния канала, генератор тактовых импульсов, перестраиваемый распределитель, шифратор полинома, блок кодирования, блок генераторов частот, блок согласования, а на приемной стороне - блок согласования, дешифратор, перестраиваемый распределитель, элементы И, декодирующие блоки, блок выдачи данных.

Причины, препятствующие достижению требуемого технического результата, состоят в особенностях реализации известной системы, не позволяющих обеспечить в спорадическом режиме синхронную работу передающего и приемного устройств и определить номер источника, передающего сообщение.

Задача, на решение которой направлено предлагаемое изобретение, заключается в повышении эффективности использования канала связи за счет уменьшения времени, затрачиваемого на передачу сообщений.

Технический результат от применения предлагаемого изобретения заключается в уменьшении коэффициента использования канала связи за счет перехода от циклического к спорадическому режиму передачи информации от источников кодами переменной длины. Это позволяет увеличить количество пользователей (источников и получателей сообщений), передающих информацию по выделенному каналу.

Для достижения технического результата в систему для передачи и приема информации кодом переменной длины, содержащую на передающей стороне коммутатор, блок оценки состояний канала, блок кодирования, перестраиваемый распределитель, генератор тактовых импульсов, шифратор полинома, блок генераторов частот, блок согласования, при этом группа информационных входов коммутатора является группой информационных входов системы, информационный выход коммутатора соединен с первым информационным входом блока кодирования, выход генератора тактовых импульсов соединен с тактовыми входами перестраиваемого распределителя и блока кодирования, группа управляющих выходов блока оценки состояний канала соединена с группой управляющих входов блока генераторов частот, перестраиваемого распределителя и шифратора полинома, группа управляющих выходов которого соединена с группой управляющих входов блока кодирования, первый управляющий выход перестраиваемого распределителя соединен с первым управляющим входом блока кодирования, второй управляющий выход перестраиваемого распределителя соединен с вторым управляющим входом блока кодирования, информационный выход которого соединен с первым информационным входом блока согласования, управляющий выход блока генераторов частот соединен с управляющим входом блока согласования, канальный выход которого соединен с входом канала связи, а на приемной стороне - блок согласования, дешифратор частот, элементы И, блок выдачи данных, перестраиваемый распределитель, декодирующие блоки, при этом выход канала связи соединен с канальными входами дешифратора частот и блока согласования, информационный выход которого соединен с первыми входами элементов И, группа управляющих выходов дешифратора частот соединена с группой управляющих входов перестраиваемого распределителя и вторыми входами элементов И, выходы которых соединены с информационными входами декодирующих блоков, выходы первой группы управляющих выходов перестраиваемого распределителя соединены соответственно с первыми управляющими входами декодирующих блоков, выходы второй группы управляющих выходов перестраиваемого распределителя соединены соответственно с вторыми управляющими входами декодирующих блоков, управляющий выход перестраиваемого распределителя соединен с управляющим входом дешифратора частот и третьими управляющими входами декодирующих блоков, первые группы информационных выходов которых соединены с соответствующими группами информационных блоков блока выдачи данных, группы информационных выходов которого являются группами информационных выходов системы, дополнительно введены на передающей стороне пусконачинающий блок, формирователь адреса и формирователь синхросигнала, при этом группа управляющих входов пусконачинающего блока является группой управляющих входов системы, а группа управляющих выходов коммутатора - группой управляющих выходов системы, группа управляющих выходов пусконачинающего блока соединена с группами управляющих входов блока оценки состояний канала, коммутатора и первой группой управляющих входов формирователя адреса, информационный выход которого соединен с вторым информационным входом блока кодирования, первый и второй управляющие входы коммутатора соединены соответственно с третьим и вторым управляющим выходами перестраиваемого распределителя, управляющие выход и вход пусконачинающего блока соединены соответственно с управляющим входом и первым выходом перестраиваемого распределителя, группа управляющих выходов которого соединена с второй группой управляющих входов формирователя адреса, четвертый и пятый управляющие выходы перестраиваемого распределителя соединены соответственно с первым и вторым управляющими входами формирователя синхросигнала, информационный выход которого соединен с вторым информационным входом блока согласования, а на приемной стороне - селектор синхросигнала, блок генератора тактовых импульсов, дешифратор адреса, при этом информационный вход селектора синхросигнала соединен с информационным выходом блока согласования, управляющий выход селектора синхросигнала соединен с управляющим входом перестраиваемого распределителя и первым управляющим входом блока генератора тактовых импульсов, второй управляющий вход которого соединен с управляющим выходом перестраиваемого распределителя, выход блока генератора тактовых импульсов соединен с тактовыми входами перестраиваемого распределителя и декодирующих блоков, вторые группы информационных выходов декодирующих блоков соединены с соответствующими группами информационных входов дешифратора адреса, управляющие выходы декодирующих блоков соединены с соответствующими входами группы управляющих входов дешифратора адреса, группа управляющих выходов которого соединена с группой управляющих входов блока выдачи данных.

Наличие причинно-следственной связи между техническим результатом и признаками заявляемого изобретения доказывается следующими логическими посылками.

Наиболее дорогой частью всякой системы передачи информации является канал связи, поэтому эффективность системы определяется в первую очередь эффективностью использования канала. Наиболее эффективное использование канала имеет место при спорадическом режиме передачи информации, когда источники не опрашиваются циклически, а сообщения передаются в канал связи и по мере их возникновения. В этом случае в систему необходимо ввести на передающей стороне пусконачинающий узел, который обеспечивал бы запуск системы при возникновении сообщений, а также был арбитром при одновременном возникновении сообщений от нескольких источников. Кроме того, для обеспечения синхронной работы передающего и приемного устройств системы необходимо на передающей стороне ввести формирователь синхросигнала, а на приемной стороне - селектор синхросигнала, а также генератор тактовых импульсов, работающий в стартстопном режиме. Наконец, для идентификации источников и получателей сообщений в систему необходимо ввести формирователь адреса источника (на передающей стороне) и дешифратор адреса (на приемной стороне).

В дальнейшем для определенности будем считать, что в качестве синхросигнала используется импульс, длительность которого в U раз превышает длительность элементарного сигнала; применяется последовательный режим декодирования по синдрому корректирующего кода (см. Дмитриев В.И. Прикладная теория информации. - М.: Высшая школа, 1989), при котором время декодирования составляет 2N тактов, где N - длина кода.

Сущность предлагаемого варианта реализации изобретения поясняется чертежами. На фиг.1 приведена структурная схема передающего устройства системы, на фиг.2 - структурная схема приемного устройства системы, на фиг.3 - функциональная схема пусконачинающего блока 4, на фиг.4 - функциональная схема коммутатора 5, на фиг. 5 - функциональная схема формирователя 6 адреса, на фиг.6 - функциональная схема шифратора 8 полинома, на фиг.7 - функциональная схема блока 9 генератора частот, на фиг. 8 функциональная схема перестраиваемого распределителя 10 передающего устройства, на фиг. 9 - функциональная схема формирователя 11 синхросигнала, на фиг. 10 - функциональная схема блока 12 кодирования, на фиг. 11 - функциональная схема блока 13 оценки состояний канала, на фиг. 12 - функциональная схема блока 14 согласования передающего устройства, на фиг. 13 - функциональная схема блока 17 согласования приемного устройства, на фиг. 14 - функциональная схема дешифратора 18 частот, на фиг. 15 - функциональная схема селектора 19 синхросигнала, на фиг. 16 - функциональная схема блока 20 генератора тактовых импульсов приемного устройства, на фиг. 17 - функциональная схема перестраиваемого распределителя 21 приемного устройства, на фиг. 18 - функциональная схема декодирующего блока 23₂, на фиг. 19 - функциональная схема дешифратора 24 адреса, на фиг. 20 - функциональная схема блока 25 выдачи данных, на фиг. 21 - временные диаграммы, поясняющие работу системы.

Структурная схема передающего устройства системы (см. фиг.1) содержит: 1₁-1_B -группу управляющих входов; 2₁-2_B - группу информационных входов; 3₁-3_B - группу управляющих выходов; 4 - пусконачинающий блок; 5 - коммутатор; 6 - формирователь адреса; 7 - генератор тактовых импульсов; 8 - шифратор полинома; 9 - блок генераторов частот; 10 - перестраиваемый распределитель; 11 - формирователь синхросигнала; 12 - блок кодирования; 13 - блок оценки состояний канала; 14 - блок согласования; 15 - канальный выход.

Структурная схема приемного устройства системы (см. фиг.2) содержит: 16 - канальный вход; 17 - блок согласования; 18 - дешифратор частот; 19 - селектор синхросигнала; 20 - блок генератора тактовых импульсов; 21 - перестраиваемый распределитель; 22₁-22_H - элементы И; 23₁-23_H - декодирующие блоки; 24 - дешифратор адреса; 25 - блок выдачи данных; 25_I1-26_IW, I=1,B,-B групп информационных выходов системы.

Функциональная схема пусконачинающего блока 4 (см. фиг.3) содержит: 1₁-1₃ - группу управляющих входов; 27 - управляющий вход; 28₁-28₃, 30₁-30₃ - соответственно первую и вторую группы RS-триггеров; 29₁-29₃, 31₁-31₃ - соответственно первую и вторую группы элементов И; 32 - элемент ИЛИ; 33 - формирователь сигналов переднего фронта импульсов; 34₁-34₃ - группу управляющих выходов; 35 - управляющий выход.

Функциональная схема коммутатора 5 (см. фиг. 4) содержит: 2₁-2₃ - группу информационных входов; 3₁-3₃ - группу управляющих выходов; 34₁-34₃ - группу управляющих входов; 36, 37 - соответственно первый и второй управляющие входы; 38 - RS - триггер; 39₁-39₃, 40₁-40₃ - соответственно первую и вторую группы элементов И; 41 - элемент ИЛИ; 42 - элемент И; 43 - информационный выход.

Функциональная схема формирователя 6 адреса (см. фиг. 5) содержит: 34₁-34₃, 44₁-44₂-соответственно первую и вторую группы управляющих входов; 45 - шифратор двоичного кода; 46₁-46₂-группу элементов И; 47 - элемент ИЛИ; 48 - информационный выход.

Функциональная схема шифратора 8 полинома (см. фиг. 6) содержит: 49₁-49₄ - группу управляющих входов; 50₁-50₅ - группу элементов ИЛИ; 51₁-51₇ - группу управляющих выходов.

Функциональная схема блока 9 генераторов частот (см. фиг.7) содержит: 49₁-49₄- группу управляющих входов; 52₁-52₄- группу генераторов гармонических колебаний (несущих частот); 53₁-53₄-группу элементов Монтажное И (ключей); 54 - элемент Монтажное ИЛИ (схема сборки); 55 - управляющий выход.

Функциональная схема перестраиваемого распределителя 10 передающего устройства (см. фиг.8) содержит: 27 - первый управляющий выход; 35 - управляющий вход; 36, 37 - соответственно третий и второй управляющие выходы; 44₁-44₂-группу управляющих выходов; 49₁-49₄ -группу управляющих входов; 56 - тактовый вход; 57- RS-триггер; 58 - регистр сдвига; 59,60 - соответственно четвертый и пятый управляющие выходы; 61₁-61₄ - группу элементов И; 62 - элемент ИЛИ.

Функциональная схема формирователя 11 синхросигнала (см. фиг. 9) содержит: 59,60 - соответственно первый и второй управляющие входы; 63 - RS-триггер; 64 - информационный выход.

Функциональная схема блока 12 кодирования (см. фиг. 10) содержит: 27,37 - соответственно первый и второй управляющие входы; 43, 48 -соответственно первый и второй информационные входы; 51₁-51₇- группу управляющих входов; 56 - тактовый вход; 65₁-65₇ - группу элементов И; 66₁-66₇ - группу сумматоров по модулю два; 67₁-67₉ - группу D-триггеров; 69₁, 69₂ - элементы И; 70,71 - элементы ИЛИ; 72 - информационный выход.

Функциональная схема блока 13 оценки состояний канала (см. фиг.11) содержит: 34₁-34₃ - группу управляющих входов; 49₁-49₄ - группу управляющих выходов; 73₁-73₃ - группу генераторов пуассоновской последовательности импульсов; 74₁-74₃- группу элементов И; 75₁-75₃ - группу регистров сдвига; 76₁₁-76₁₄, I=1,3, - три группу элементов ИЛИ; 77₁₁-77₁₄, I=1,3 - три группы элементов И; 78₁-78₄ -группу элементов ИЛИ.

Функциональная схема блока 14 согласования передающего устройства (см. фиг. 12) содержит: 15 - канальный выход; 55 - управляющий вход; 64,72 - соответственно второй и первый информационные входы; 79 - элемент ИЛИ; 80 - модулятор; 81 - полосовой фильтр.

Функциональная схема блока 17 согласования приемного устройства (см. фиг. 13) содержит: 16 - канальный вход; 82 - полосовой фильтр; 83 - демодулятор; 84 - информационный выход.

Функциональная схема дешифратора 18 частот (см. фиг. 14) содержит: 16 - канальный вход; 85₁-85₄ - группу полосовых фильтров; 85₁-86₄ - группу триггеров Шмитта (пороговых устройств); 87₁-87₄ -группу RS-тримггеров; 88₁-88₄ -группу управляющих выходов; 89 - управляющий вход.

Функциональная схема селектора 19 синхросигнала (см. фиг. 15) содержит: 84 - информационный вход; 90 - генератор одиночного импульса (одновибратор), длительность которого равна длительности синхросигнала; 91, 92 - формирователя сигналов заднего фронта импульсов; 93 - элемент И; 94 - управляющий выход.

Функциональная схема блока 20 генератора тактовых импульсов (см. фиг. 16) содержит: 89, 94 - соответственно второй и первый управляющие входы; 95 - генератор импульсов высокой частоты; 96 - RS-триггер; 97 - двоичный счетчик, выполняющий функции делителя частоты; 98 - тактовый выход.

Функциональная схема перестраиваемого распределителя 21 приемного устройства (см. фиг. 17) содержит: 88₁-88₄-группу управляющих входов; 89 - управляющий выход; 94 - управляющий вход; 98 - тактовый вход; 99₁, 99₂ - RS-триггеры; 100 -формирователь сигнала переднего фронта импульса; 101 - регистр сдвига; 102₁-102₄, 103₁-103₄ - соответственно первую и вторую группу элементов И; 104₁-104₄, 105₁-105₄ - соответственно первую и вторую группы управляющих выходов; 106 - элемент ИЛИ.

Функциональная схема декодирующего блока 23₂ (см. фиг. 18) содержит: 89 - третий управляющий вход; 98 - тактовый вход; 104₂, 105₂ - соответственно первый и второй управляющие входы; 107₂ - информационный вход; 108₂ - элемент ИЛИ; 109₂ - регистр сдвига; 110₂ - RS -триггер; 111₂-элемент И; 112₂ - сумматор по модулю два; 113₁₂-113₅₂ - группу сумматоров по модулю два; 114₁₂-114₅₂ - группу D-триггеров; 115₂, 116₂ - элементы И; 117₁₂-117₂₂, 118₁₂-118₄₂ - соответственно вторую и первую группы информационных выходов; 119₂ - управляющий выход.

Функциональная схема дешифратора 24 адреса (см. фиг. 19) содержит: 117_1J-117_2J, J=1,4 - четыре группы информационных входов; 119₁-119₄ - группу управляющих входов; 120₁, 120₂ - два элемента ИЛИ; 122 - дешифратор двоичного кода; 121 - элемент ИЛИ, 123₁-123₃ - группу управляющих выходов.

Функциональная схема блока 25 выдачи данных (см фиг. 20) содержит: 118_1J-118_4J, J= 1,4, - четыре группы информационных входов; 123₁-123₃ - группу управляющих входов; 124₁-124₄ -группу элементов ИЛИ; 125₁-125₃ - группу регистров памяти; 126_I1-126_I4, I=1,3, - три группы информационных выходов.

Функциональная схема пусконачинающего блока 4, коммутатора 5, формирователя 6 адреса, шифратора 8 полинома, блока 9 генератора частот, перестраиваемого распределителя 10 передающего устройства, блока 12 кодирования, блока 13 оценки состояний канала, дешифратора 18 частот, перестраиваемого распределителя 21 приемного устройства, декодирующего блока 23₂, дешифратора 24 адреса, блока 25 выдачи данных приведены для примера реализации системы передачи и приема информации кодами переменной длины в случае, когда число источников сообщений B=3; число разрядов кода адреса V=2; число разрядов сообщения W= 4; используются H=4 циклических кода с параметрами (10, 6), (11, 6), (14, 6), (15, 6), где первое число в скобках обозначает длину N_J, J=1,4, кода, а второе число - количество M=V+W информационных символов в кодовой комбинации; коэффициент удлинения синхроимпульса U=2.

Элементы системы передачи и приема информации кодами переменной длины взаимосвязаны следующим образом.

В передающем устройстве (см. фиг. 1) группа управляющих входов 1₁-1_B пусконачинающего блока 4 является группой управляющих входов системы, группа информационных входов 2₁-2_B коммутатора 5 является группой информационных входов системы, группа управляющих выходов 3₁-3_B коммутатора 5 является группой управляющих выходов системы. Группа управляющих выходов пускноначинающего блока 4 соединена с группами управляющих входов коммутатора 5, первой группой управляющих входов формирователя 6 адреса и группой управляющих входов блока 13 оценки состояний канала. Информационный выход коммутатора 5 соединен с первым информационным входом блока 12 кодирования. Информационный выход формирователя 6 адреса соединен с вторым информационным входом блока 12 кодирования, выход генератора 7 тактовых импульсов соединен с тактовыми входами перестраиваемого распределителя 10 и блока 12 кодирования. Группа управляющих выходов шифратора 8 полинома соединена с группой управляющих входов блока 12 кодирования, выход блока 9 генератора частот соединен с управляющим входом блока 14 согласования. Группа управляющих выходов перестраиваемого распределителя 10 соединена с второй группой управляющих входов формирователя 6 адреса, первый управляющий выход перестраиваемого распределителя 10 соединен с управляющим входом пусконачинающего блока 4 и первым управляющим входом блока 12 кодирования. Второй управляющий выход перестраиваемого распределителя 10 соединен с вторыми управляющими входами коммутатора 5 и блока 12 кодирования. Третий управляющий выход перестраиваемого распределителя 10 соединен с первым управляющим входом коммутатора 5, четвертый и пятый управляющие выходы перестраиваемого распределителя 10 соединены соответственно с первым и вторым управляющими входами формирователя 11 синхросигнала, информационный выход которого соединен с вторым информационным входом блока 14 согласования, информационный выход блока 12 кодирования соединен с первым информационным входом блока 14 согласования, группа управляющих выходов блока 13 оценки состояний канала соединена с группами управляющих входов шифратора 8 полинома, блока 9 генераторов частот, перестраиваемого распределителя 10. Канальный выход 15 блока 14 согласования является канальным выходом системы.

В приемном устройстве (см. фиг. 2) канальный вход 16 системы соединен с канальными входами блока 17 согласования и дешифратора 18 частот. Информационный выход блока 17 согласования соединен с информационным входом селектора 19 синхросигнала и первыми входами элементов И 22_J, J=1,H. Группа управляющих выходов дешифратора 18 частот соединена с группой управляющих входов перестраиваемого распределителя 21 и J-й, J= 1,H, выход группы соединен с вторым входом элемента И 22_J, J=1,H. Управляющий выход селектора 19 синхросигнала соединен с первым управляющим входом блока 20 генератора тактовых импульсов и управляющим входом перестраиваемого распределителя 21. Выход блока 20 генератора тактовых импульсов соединен с тактовыми входами перестраиваемого распределителя 21 и декодирующих блоков 23_J, J=1,H. Управляющий выход перестраиваемого распределителя 21 соединен с управляющим входом дешифратора 18 частот, вторым управляющим входом блока 20 генератора тактовых импульсов и третьими управляющими входами декодирующих блоков 23_J, J=1,H, J-е, J= 1,H, выходы первой и второй групп управляющих выходов перестраиваемого распределителя 21 соединены соответственно с первым и вторым управляющими входами декодирующего блока 23_J, J=1,H. Выход элемента И 22_J, J=1,H, соединен с информационным входом декодирующего блока 23_J, J=1,H. Первая группа информационных выходов декодирующего блока 23_J, J=1,H, соединена с J-й, J=1, H, группой информационных входов блока 25 выдачи данных, вторая группа информационных выходов декодирующего блока 23_J, J=1,H, соединена с J-й, J=1,H, группой информационных входов дешифратора 24 адреса, управляющий выход декодирующего блока 23_J, J=1,H, соединен с J-м, J=1,H, входом группы управляющих входов дешифратора 24 адреса, группа управляющих выходов которого соединена с группой управляющих входов блока 25 выдачи данных, B групп информационных выходов 26_I1-26_IW, I=1,B, которого являются группами информационных выходов системы.

В пусконачинающем блоке 4 (см. фиг. 3) для примера реализации входы 1₁-1₃ группы управляющих входов соединены соответственно с входами установки в состояние "1" RS-триггеров 28₁-28₃. Управляющий вход 27 соединен с первыми входами элементов И 31₁-31₃. Прямые входы RS-триггеров 28₁-28₃ соединены соответственно с первыми входами элементов И 29₁-29₃, инверсный выход RS-триггера 28₁ соединен с вторыми входами элементов И 29₂, 29₃, инверсный выход RS-триггера 28₂ соединен с третьим входом элемента И 29₃. Выходы элементов И 29₁-29₃ соединены соответственно с входами установки в состояние "1" RS-триггеров 30₁-30₃, прямые выходы которых соединены соответственно с вторыми входами элементов И 31₁-31₃, входами элемента ИЛИ 32, выходами 34₁-34₃ группы управляющих выходов. Инверсный выход RS-триггера 30₂ соединен с третьим входом элемента И 29₁, инверсный выход RS-триггера 30₃ соединен со вторым входом элемента И 29₁ и третьим входом элемента И 29₂. Выходы элементов 31₁-31₃ соединены соответственно с входами сброса RS-триггеров 28₁-28₃, 30₁-30₃. Выход элемента ИЛИ 32 соединен с входом формирователя 33 сигналов переднего фронта импульсов, выход которого соединен с управляющим выходом 35.

В коммутаторе 5 (см. фиг. 4) для примера реализации входы 2₁-2₃ группы информационных входов соединены соответственно с первыми входами элементов И 39₁-39₃, входы 34₁-34₃ группы управляющих входов соединены соответственно со вторыми входами элементов И 39₁ - 39 ₃ и первыми входами элементов И 40₁ - 40₃. Первый 36 и второй 37 управляющие входы соединены соответственно с входами установки в состояние "12" и сброса RS-триггера 38, выход которого соединен со вторым входом И 42 и вторыми входами элементов И 40₁-40₃. Выходы элементов И 39₁-39₃ соединены с входами элемента ИЛИ 41. Выходы элементов И 40₁-40₃ соединены с выходами 3₁-3₃ группы управляющих выходов. Выход элемента ИЛИ 41 соединен с первым входом элемента И 42. Выход элемента И 42 соединен с управляющим выходом 43.

В формирователе 6 адреса (см. фиг. 5) для примера реализации вхо