Устройство для учета электроэнергии

Устройство для учета электроэнергии

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении автоматизированных систем учета и контроля электроэнергии. Технический результат изобретения заключается в расширении функциональных возможностей за счет введения штрафных санкций в адрес источника ухудшения качества электроэнергии в сетях общего назначения. Для достижения технического результата в устройстве для учета электроэнергии, содержащем генератор эталлонных импульсов, датчики текущих значений напряжения, тока, частоты, разности фаз, числа отклонений напряжения за поле допуска в единицу времени, счетчик импульсов, четыре дешифратора, сумматор, распределитель импульсов, два дешифратора, семнадцать групп элементов И, восемь регистров оперативной памяти, блок индексации и четыре элемента ИЛИ, введены пятый элемент ИЛИ, группы восемнадцатых и девятнадцатых элементов И, девятый регистр памяти и формирователь импульсов, а в первый и третий дешифраторы введены сигнальные выходы и в сумматор введены вторая группа информационных входов и вход управления. 3 ил.

Изобретение относится к вычислительной технике и может быть использовано при построении автоматизированных систем учета и контроля электроэнергии.

Известно "устройство для контроля параметров электрической энергии" [1], содержащее генератор импульсов, счетчик импульсов, сумматор и индикатор (имеются в заявляемом объекте), вход которого соединен с выходом сумматора, три аналого-цифровых преобразователя (АЦП), преобразователь время-код (ПВК), три блока умножения и элемент задержки, выход которого соединен с синхровходом сумматора, информационный вход первого АЦП является первым информационным входом устройства, информационные входы второго и третьего АЦП соединены с вторым информационным входом устройства, выход генератора импульсов соединен с входом элемента задержки, счетным входом счетчика и с синхровходом всех АЦП, входы множимого и множителя первого блока умножения соединены соответственно с выходами первого и второго АЦП, входы множимого и множителя второго блока умножения соединены соответственно с выходами первого блока умножения и третьего АЦП, входы множимого и множителя третьего блока умножения соединены соответственно с выходами второго блока умножения и ПВК, входы которого соединены с выходами счетчика, а выходы третьего блока умножения соединены с информационными входами сумматора.

Известно "устройство для учета электроэнергии" [2], содержащее генератор импульсов, датчики текущих значений напряжения и частоты электроэнергии в сети, тока в нагрузке, счетчик импульсов, счетный вход которого соединен с выходом генератора импульсов, четыре дешифратора, умножитель, сумматор, блок индикации, расширитель импульсов, вход которого соединен с выходом генератора импульсов, датчики разности фаз между напряжением и током в нагрузке и отклонения напряжения за поле допуска, два дешифратора, семнадцать групп элементов И, восемь регистров памяти и четыре элемента ИЛИ, причем первые входы элементов И групп с первой по шестую соединены соответственно с выходами датчиков напряжения, тока, частоты, разности фаз и отклонения напряжения за поле допуска и с выходом счетчика, выходы элементов И групп с первой по шестую соединены с входами регистров с первого по шестой соответственно, входы сброса которых соединены с первым выходом распределителя импульсов и с первыми входами первого и второго элементов ИЛИ, вторые входы элементов И групп с первой по шестую соединены с вторым выходом распределителя импульсов, третий выход которого соединен с первыми входами элементов И седьмой и восьмой групп, вторые входы которых соединены соответственно с выходами первых регистра и дешифратора, входы дешифраторов с первого по шестой соединены соответственно с выходами первого - шестого регистров, первые входы элементов И групп с девятой по четырнадцатую соединены соответственно с выходами второго регистра, второго, третьего, пятого, шестого и четырнадцатого дешифраторов, выходы элементов И групп с восьмой по четырнадцатую соединены соответствующими разрядами первого информационного входа умножителя, разряды второго информационного входа которого соединены с соответствующими разрядами выходов элементов И седьмой, пятнадцатой и шестнадцатой групп, выходы умножителя соединены с информационными входами седьмого и восьмого регистров, входы сброса которых соединены соответственно с выходами первого и второго элементов ИЛИ, выход третьего элемента ИЛИ соединен с первыми входами элементов И пятнадцатой группы, вторые входы которых соединены с соответствующими разрядами выхода седьмого регистра, выход четвертого элемента ИЛИ соединен с первыми входами элементов И шестнадцатой группы, вторые входы которых соединены поразрядно с выходом восьмого регистра и первыми входами элементов И семнадцатой группы, выходы которых соединены с соответствующими входами сумматора, вторые входы элементов И групп с девятой по четырнадцатую и семнадцатой соединены соответственно с выходами распределителя импульсов с четвертого по десятый, первые, вторые и третьи входы третьего и четвертого элементов ИЛИ соединены соответственно с выходами с четвертого по девятый распределителя импульсов, входы с второго по четвертый первого и второго элементов ИЛИ соединены соответственно с выходами с одиннадцатого по шестнадцатый распределителя импульсов (имеются в заявляемом объекте).

Известные [1 и 2] устройства учитывают качество электроэнергии, спрос на нее в течение суток, но их существенным техническим недостатком является отсутствие возможности введения штрафных санкций в адрес источника снижения качества электроэнергии в сети, в т.ч. за недопустимо высокие ее отклонения от норм и отключения потребителей без оснований на то.

Технический результат изобретения заключается в расширении функциональных возможностей за счет введения штрафных санкций в адрес источника ухудшения качества электроэнергии в сетях общего назначения, в т.ч. и безосновательного отключения потребителей электроэнергии.

Технический результат достигается тем, что в устройство для учета электроэнергии, содержащее генератор эталонных импульсов, датчики текущих значений напряжения, тока, частоты, разности фаз и числа отклонений напряжения за поле допуска в единицу времени, счетчик импульсов, счетный вход которого соединен с выходом генератора импульсов, четыре дешифратора, сумматор, распределитель импульсов, вход которого соединен с выходом генератора импульсов, два дешифратора, семнадцать групп элементов И, восемь регистров оперативной памяти, блок индикации и четыре элемента ИЛИ, причем первые входы первых, вторых, третьих, четвертых, пятых и шестых элементов И соединены соответственно с выходами датчиков текущих значений напряжения, тока, частоты, разности фаз, отклонения напряжения за поле допуска и счетчика импульсов, а вторыми - с вторым выходом распределителя импульсов, информационные входы первых шести регистров памяти соединены соответственно с выходами первых шести элементов И групп, а их выходы обнуления соединены с первым выходом распределителя импульсов, первые шесть дешифраторов входами соединены соответственно с выходами первых шести регистров памяти, группы элементов И с седьмых по четырнадцатые первыми входами соединены соответственно с выходами первых шести дешифраторов, вторые входы групп седьмых и восьмых элементов И соединены с третьим выходом распределителя импульсов, вторые входы группы девятых элементов И соединены с пятым выходом распределителя, вторые входы группы десятых элементов И - с седьмым выходом распределителя импульсов, вторые входы группы одиннадцатых элементов И - с девятым выходом распределителя импульсов, вторые входы группы двенадцатых элементов И - с одиннадцатым выходом распределителя импульсов, вторые входы группы тринадцатых элементов И - с тринадцатым выходом распределителя импульсов и вторые входы группы четырнадцатых элементов И - с пятнадцатым выходом распределителя импульсов, умножитель первыми входами поразрядно соединен с выходами группы седьмых элементов И, а вторыми входами - с выходами групп восьмых, девятых, десятых, одиннадцатых, двенадцатых, тринадцатых и четырнадцатых элементов И, первый элемент ИЛИ входами соединен с первым, четвертым, восьмым и двенадцатым выходами распределителя импульсов, второй элемент ИЛИ входами соединен с первым, шестым, десятым и четырнадцатым выходами распределителя импульсов, третий элемент ИЛИ входами соединен с седьмым, одиннадцатым и пятнадцатым выходами распределителя импульсов, четвертый элемент ИЛИ входами соединен с пятым, девятым и тринадцатым выходами распределителя импульсов, седьмой и восьмой регистры памяти информационными входами поразрядно соединены с выходами умножителя, а входами обнуления с выходами первого и второго элементов И соответственно, группа пятнадцатых элементов И первыми входами поразрядно соединена с выходами седьмого регистра памяти, а вторыми - с выходом третьего элемента ИЛИ, группа шестнадцатых элементов И первыми входами поразрядно соединена с выходами восьмого регистра памяти, а вторыми - с шестнадцатым выходом распределителя импульсов, выходы групп пятнадцатых и шестнадцатых элементов И соединены поразрядно с первыми входами умножителя, а сумматор входами и выходами поразрядно соединен с выходами группы семнадцатых элементов И и блока индикации соответственно, в него введены пятый элемент ИЛИ, группы восемнадцатых и девятнадцатых элементов И, девятый регистр памяти и формирователь импульсов, причем в первый и третий дешифраторы введены сигнальные выходы, соединенные с входами пятого элемента ИЛИ, в сумматор введены вторая группа информационных входов и вход управления, соединенный с выходом пятого элемента ИЛИ, группа восемнадцатых элементов И первыми входами соединена с шестнадцатым выходом распределителя импульсов, девятый регистр памяти информационными входами соединен поразрядно с выходами сумматора, а выходами - с входами блока индикации и с вторыми входами группы восемнадцатых элементов И, выходы которых соединены поразрядно с вторыми информационными входами сумматора, и формирователь импульсов входом соединен с шестнадцатым выходом распределителя импульсов, а выходом с входом обнуления девятого регистра памяти.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - схема его сумматора; на фиг. 3 - пример зависимости потребленной электроэнергии нагрузкой по совокупности критериев ее качества, спроса и предложения, а также результирующее значение энергопотребления.

Устройство для учета электроэнергии содержит генератор 1 эталонных по частоте, форме и амплитуде импульсов, датчик 2 текущих значений напряжения в сети, датчик 3 текущих значений тока в нагрузке, датчик 4 текущих значений частоты напряжения в сети, счетчик 5 импульсов (круговой), первый 6, второй 7, третий 8 и четвертый 9 дешифраторы, умножитель 10, сумматор 11. Блок 12 индикации, распределитель 13 импульсов, датчик 14 разности фаз между напряжением в сети и током в нагрузке, датчик 15 числа отклонений напряжения в сети за поле допуска в единицу времени, пятый 16 и шестой 17 дешифраторы, группы первых 18, вторых 19, третьих 20, четвертых 21, пятых 22, шестых 23 элементов И, первый 24, второй 25, третий 26, четвертый 27, пятый 28, шестой 29 регистры оперативной памяти, группы седьмых 30, восьмых 31, девятых 32, десятых 33, одиннадцатых 34, двенадцатых 35, тринадцатых 36, четырнадцатых 37 элементов И, первый 38, второй 39, третий 40 и четвертый 41 элементы ИЛИ, седьмой 42 и восьмой 43 регистры памяти, группы пятнадцатых 44, шестнадцатых 45, семнадцатых 46 и восемнадцатых 4 элементов И, пятый 48 элемент ИЛИ, девятый 49 регистр памяти и формирователь 50 импульсов. Генератор 1 импульсов выходом соединен с входами счетчика 5 импульсов и распределителя 13 импульсов, датчики 2, 3, 4, 14 и 15 выходами поразрядно соединены с первыми входами групп 18, 19, 20, 21 и 22 элементов И соответственно, счетчик 5 импульсов поразрядно соединен выходами с первыми входами группы 23 элементов И. Распределитель 13 импульсов соединен первым выходом с входами сброса (обнуления) регистров памяти 24, 25, 26, 27, 28 и 29 и с первыми входами элементов ИЛИ 38 и 39, вторым выходом - с вторыми входами элементов И групп 18, 19, 20, 21, 22 и 23, третьим выходом - с вторыми входами элементов И групп 30 и 31, четвертым выходом - с вторым входом элемента ИЛИ 38, пятым выходом - с вторыми входами элементов И группы 32 и с первым входом элемента ИЛИ 41, шестым выходом - с вторым входом элемента ИЛИ 39, седьмым входом - с вторыми входами элементов И группы 33 и с первым входом элемента ИЛИ 40, восьмым выходом - с третьим входом элемента ИЛИ 38, девятым выходом - с вторыми входами элементов И группы 34 и с вторым входом элемента ИЛИ 41, десятым выходом - с третьим входом элемента ИЛИ 39, одиннадцатым выходом - с вторыми входами элементов И группы 35 и с вторым входом элемента ИЛИ 40, двенадцатым выходом - с четвертым входом элемента ИЛИ 38, тринадцатым выходом - с вторыми входами элементов И группы 36 и с третьим входом элемента ИЛИ 41, четырнадцатым выходом - с четвертым входом элемента ИЛИ 39, пятнадцатым выходом - с вторыми входами элементов И группы 37 и с третьим входом элемента ИЛИ 40 и шестнадцатым выходом - с первыми входами элементов И 46 и 47 и с входом формирователя 50 импульсов. Выходы групп 18, 19, 20, 21, 22 и 23 элементов И поразрядно соединены с установочными (информационными) входами регистров памяти 24, 25, 26, 27, 28 и 29 соответственно. Выходы регистра памяти 24 поразрядно соединены с входами дешифратора 6 и вторыми входами группы элементов И 30, выходы регистра памяти 25 поразрядно соединены с входами дешифратора 7 и с вторыми входами группы элементов И 32, а выходы регистров памяти 26, 27, 28 и 29 поразрядно соединены с входами дешифраторов 8, 9, 16 и 17 соответственно. Информационные выходы дешифраторов 6, 7, 8, 9, 16 и 17 поразрядно соединены с вторыми входами элементов и групп 31, 33, 34, 35, 36 и 37 соответственно, а сигнальные выходы дешифраторов 6 и 7 - с входами элемента ИЛИ 48. Выходы группы элементов И 30 соединены поразрядно с первыми входами умножителя 10, а выходы элементов И групп 31-37 соединены поразрядно с вторыми входами умножителя 10. Выходы умножителя 10 соединены поразрядно с информационными (установочными) входами регистров памяти 42 и 43, выходы регистра памяти 42 поразрядно соединены с вторыми входами группы элементов И 44, а выходы регистра памяти 43 - с вторыми входами элементов И групп 45 и 46. Выходы элементов И групп 44 и 45 соединены поразрядно с первыми входами умножителя 10, а выходы группы элементов И 47 и группы элементов И 46 соединены поразрядно с первыми и вторыми информационными входами соответственно сумматора 11, вход управления которого соединен с выходом элемента ИЛИ 48. Регистр памяти 49 соединен информационными (установочными) входами поразрядно с выходами сумматора 11, входом сброса (обнуления) - с выходом формирователя импульсов 50, а выходами - поразрядно с вторыми входами группы элементов И 47 и с входами блока индикации 12.

Сумматор 11 в каждом разряде содержит первый 51, второй 52 и третий 53 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 51 образует вход управления сумматора 11, а его второй вход соединен с первым информационным входом сумматора 11, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 52 первым и вторым входами соединен с первым и вторым информационными входами сумматора 11, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 53 соединен с шиной переполнения предыдущего разряда (переноса единицы из предыдущего разряда в данный), вторым входом с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 52, а выход - с информационным выходом сумматора 11, девятнадцатый элемент И 54, соединенный первым входом с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 51, а вторым - с вторым информационным входом сумматора 11, двадцатый элемент И 55, соединенный первым входом с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 51, а вторым - с шиной переполнения предыдущего разряда (переноса единицы из предыдущего разряда в данный), двадцать первый элемент И 56, соединенный первым входом с вторым информационным входом сумматора 11, а вторым - с шиной переполнения предыдущего разряда (переноса единицы из предыдущего разряда в данный), и шестой элемент ИЛИ 57, соединенный входами с выходами элементов И 54, 55 и 56, а выходом - с шиной переполнения данного разряда (переноса единицы из данного разряда в старший разряд).

Устройство работает следующим образом.

Датчики 2, 3, 4, 14 и 15 соединены с линией электросети общего назначения и нагрузки потребителя электроэнергии и на их выходах генерируются параллельные двоичные коды, пропорциональные текущим значениям напряжения в сети U(t), тока в нагрузке I(t), частоты переменного тока в сети f(t), разности фаз (t) между напряжением U в сети и током 1 в нагрузке. Генератор генерирует импульсы эталонной частоты, которые поступают на входы счетчика 5 и распределителя 13 импульсов. При этом на выходах счетчика 5 генерируются коды текущего времени суток, а на выходах распределителя 13 устанавливаются высокие потенциалы последовательно на каждом выходе. Каждый импульс с первого выхода распределителя 13 поступает на входы обнуления регистров 24 - 29, 42 и 43 и обнуляет их. На выходах дешифратора 6 устанавливаются коды коэффициентов К₁(U) (К₁₁, K₁₂, ...) качества электроэнергии по напряжению, на выходах дешифратора 7 - коды коэффициентов К₄(I_н) (K₄₁, К₄₂, ...) ухудшения качества электроэнергии по величине фактически присоединенной к сети мощности нагрузки P (тока I_н в нагрузке), на выходах дешифратора 8 - коды коэффициентов К₂ (f) (К₂₁, К₂₂, ...) качества электроэнергии по частоте тока нагрузке (сети), на выходе дешифратора 16 - коды коэффициентов K₃() (К₃₁, К₃₂, ...) ухудшения качества электроэнергии по разности фаз (t) между напряжением в сети U и током I_н в нагрузке (cos), на выходе дешифратора 17 - коды коэффициентов К₆ (n) (К₆₁, К₆₂, ...) качества потребляемой энергии по числу n(t) выходов напряжения за поле допуска в единицу времени, а на выходе дешифратора 9 - коды коэффициентов К₅(t_с) (К₅₁, К₅₂, ...) спроса на электроэнергию в течение суток t_с. Каждым импульсом с третьего выхода распределителя 13, поступающим на вторые входы элементов И 30 и 31, коды напряжения и коэффициента K₁ поступают элементы И 31 и 31 на входы умножителя 10, а с его выходов коды величин произведения поступают на информационные (установочные) входы регистров 42 и 43, где фиксируются. Каждым импульсом с соответствующего выхода распределителя 13 через элемент ИЛИ 38 обнуляется регистр 42, а содержимое регистра 43 сохраняется. Каждым импульсом с соответствующего выхода распределителя 13 через элементы И 32 и 45 выходы регистров 25 и 43 соединяются с входами умножителя 10, на выходах которого генерируются коды, пропорциональные величинам UК₁I_н, которые поступают на информационные (установочные) входы регистров 42 и 43. Каждым импульсом с соответствующего выхода распределителя 13 через элемент ИЛИ 39 регистр 43 обнуляется, а каждым импульсом с седьмого выхода распределителя 13 открываются элементы И 33 и И 44 (через элемент ИЛИ 40), при этом выходы дешифратора 7 и регистра 22 соединяются с входами умножителя 10, на выходах которого генерируются коды величин UК₁I_нК₄, которые поступают на входы регистров 42 и 43. Каждым импульсом с соответствующего выхода распределителя 13 через элемент ИЛИ 38 обнуляется регистр 42, а каждым импульсом с соответствующего выхода распределителя открываются элементы И 34 и И 45 (через элемент ИЛИ 41), при этом выходы дешифратора 8 и регистра 43 соединяются с входами умножителя 10, на выходах которого генерируются коды величин UК₁I_нК₄К₂, которые фиксируются регистрами 42 и 43. Каждым импульсом с соответствующего выхода распределителя 13 через элемент ИЛИ 39 обнуляется регистр 43, а каждым импульсом с соответствующего выхода распределителя 13 открываются элементы И 35 и И 44 (через элемент ИЛИ 40), при этом выходы дешифратора 16 и регистра 42 соединяются с входами умножителя 10, на выходах которого генерируются коды величин UК₁I_нК₄К₂ К₃, которые фиксируются регистром 43. Каждым импульсом с соответствующего выхода распределителя 13 через элементы И 36, ИЛИ 41 и И 45 коды величин К6 с выходов дешифратора 17 и UК₁I_нК₄К₂ К₃ с выходов регистра 43 поступают на входы умножителя 10, на выходах которого генерируются коды величин UК₁I_нК₄К₂ К₃ К₆, которые фиксируются регистрами 42 и 43. Каждым импульсом с соответствующего выхода распределителя 13 через элементы И 37 коды величин К₅ с выходов дешифратора 9 и через элементы И 44 коды величин UК₁I_нК₄К₂К₃ К₆ с выходов регистра 42 поступают на входы умножителя 10, при этом на его выходах генерируются коды величин UК₁I_нК₄К₂К₃ К₆К₅, которые фиксируются регистром 43, а импульсом с шестнадцатого выхода распределителя 13 открываются элементы И 46. В случае выхода напряжения U(t) и частоты f(t) в сети за поля их допуска на сигнальных выходах дешифраторов 6 и 8 устанавливаются единичные потенциалы, которые поступают на вход управления сумматора 11. При нулевом потенциале на входе управления сумматора 11 последний осуществляет операции сложения содержимого первых информационных входов сумматора 11 с содержимым его вторых информационных входов, а при единичном потенциале на входе управления сумматора 11 выполняется операция вычитания содержимого вторых входов сумматора 11 из содержимого его первых входов. Тогда, в зависимости от состояния сигнальных выходов дешифраторов 6 и 8 (при соответствующих значениях величин U и f), по каждому импульсу с шестнадцатого выхода распределителя 13 через элементы И 47 и 48 к ранее накопленным значениям потребленной энергии W (W=UI t ) суммируются (или из них вычитается, вычитаются) текущие за отрезок времени t значения потребленной энергии W( ). Генерируемый на выходах сумматора 11 код, после обнуления регистра 49 по переднему фронту импульса с выхода формирователя 50, фиксируется регистром 49 и отражается блоком индикации 12.

Таким образом, регистром 49 регистрируются, а блоком индикации 12 отражаются визуально значения величин (1) где n - число выходов значений U за поле допуска U_доп в i-e интервалы времени ( t_i, ) а обозначив через К комплексный коэффициент по совокупности критериев (K= K₁ К₂ К₃ К₄ К₅ К₆), результирующее значение W определяется по (2) На фиг. 3 в качестве примера приведены значения K₁(U) - фиг. 3.а; К₂(f) - фиг. 3.b; K₃() - фиг. 3.с; К₄(I_н) - фиг. 3.d; K₅(t_с) - фиг. 3.е; U(t_с) - фиг. 3. g; P_факт(t_c) - фиг. З.h; P_зач(t_i) - фиг. 3.q, здесь площадь под кривой, но над осью абсцисс соответствует потребленной мощности (в пользу поставщика электроэнергии), а под осью абсцисс, но над кривой - штрафные санкции в пользу потребителя электроэнергии.

Устройство, схема и принцип действия которого описаны выше, позволяет экономически воздействовать на поставщика и потребителя электроэнергии в сторону поддержания электроэнергии в сетях общего назначения на заданном уровне ее качества и даже автоматически обеспечивает убыточность для поставщика веерных отключений потребителей без соответствующих оснований.

Источники информации 1. А. с. СССР N 1337906, м. кл. G 06 F 15/46, б. 34, 1987.

2. А. с. СССР N 1455346, м. кл. G 06 F 15/36, G 01 R 20/00, б. 4, 1989.

Формула изобретения

Устройство для учета электроэнергии, содержащее генератор эталонных импульсов, датчики текущих значений напряжения, тока, частоты, разности фаз и числа отклонений напряжения за поле допуска в единицу времени, счетчик импульсов, счетный вход которого соединен с выходом генератора импульсов, четыре дешифратора, сумматор, распределитель импульсов, вход которого соединен с выходом генератора импульсов, два дешифратора, семнадцать групп элементов И, восемь регистров оперативной памяти, блок индикации и четыре элемента ИЛИ, причем первые входы первых, вторых, третьих, четвертых, пятых и шестых элементов И соединены соответственно с выходами датчиков текущих значений напряжения, тока, частоты, разности фаз, отклонения напряжения за поле допуска и счетчика импульсов, а вторыми - со вторым выходом распределителя импульсов, информационные входы первых шести регистров памяти соединены соответственно с выходами первых шести элементов И групп, а их выходы обнуления соединены с первым выходом распределителя импульсов, первые шесть дешифраторов входами соединены соответственно с выходами первых шести регистров памяти, группы элементов И с седьмых по четырнадцатые первыми входами соединены соответственно с выходами первых шести дешифраторов, вторые входы групп седьмых и восьмых элементов И соединены с третьим выходом распределителя импульсов, вторые входы группы девятых элементов И соединены с пятым выходом распределителя, вторые входы группы десятых элементов И - с седьмым выходом распределителя импульсов, вторые входы группы одиннадцатых элементов И - с девятым выходом распределителя импульсов, вторые входы группы двенадцатых элементов И - с одиннадцатым выходом распределителя импульсов, вторые входы группы тринадцатых элементов И - с тринадцатым выходом распределителя импульсов и вторые входы группы четырнадцатых элементов И - с пятнадцатым выходом распределителя импульсов, умножитель первыми входами поразрядно соединен с выходами группы седьмых элементов И, а вторыми входами - с выходами групп восьмых, девятых, десятых, одиннадцатых, двенадцатых, тринадцатых и четырнадцатых элементов И, первый элемент ИЛИ входами соединен с первым, четвертым, восьмым и двенадцатым выходами распределителя импульсов, второй элемент ИЛИ входами соединен с первым, шестым, десятым и четырнадцатым выходами распределителя импульсов, третий элемент ИЛИ входами соединен с седьмым, одиннадцатым и пятнадцатым выходами распределителя импульсов, четвертый элемент ИЛИ входами соединен с пятым, девятым и тринадцатым выходами распределителя импульсов, седьмой и восьмой регистры памяти информационными входами поразрядно соединены с выходами умножителя, а входами обнуления с выходами первого и второго элементов И соответственно, группа пятнадцатых элементов И первыми входами поразрядно соединена с выходами седьмого регистра памяти, а вторыми - с выходом третьего элемента ИЛИ, группа шестнадцатых элементов И первыми входами поразрядно соединена с выходами восьмого регистра памяти, а вторыми - с шестнадцатым выходом распределителя импульсов, выходы групп пятнадцатых и шестнадцатых элементов И соединены поразрядно с первыми входами умножителя, а сумматор входами и выходами поразрядно соединен с выходами группы семнадцатых элементов И и блока индикации соответственно, отличающееся тем, что в устройство введены пятый элемент ИЛИ, группы восемнадцатых и девятнадцатых элементов И, девятый регистр памяти и формирователь импульсов, причем в первый и третий дешифраторы введены сигнальные выходы, соединенные со входами пятого элемента ИЛИ, в сумматор введены вторая группа информационных входов и вход управления, соединенный с выходом пятого элемента ИЛИ, группа восемнадцатых элементов И первыми входами соединена с шестнадцатым выходом распределителя импульсов, девятый регистр памяти информационными входами соединен поразрядно с выходами сумматора, а выходами со входами блока индикации и со вторыми входами группы восемнадцатых элементов И, выходы которых соединены поразрядно со вторыми информационными входами сумматора, и формирователь импульсов входом соединен с шестнадцатым выходом распределителя импульсов, а выходом со входом обнуления девятого регистра памяти.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4