Устройство для дискретной обработки сигналов

Устройство для дискретной обработки сигналов

Реферат

 

Изобретение относится к области дискретной обработки сигналов. Техническим результатом является повышение разрешения элементов сигнала, при котором паразитные осцилляции не затрудняют анализ сигнала, и уменьшение объема представляющих его данных. Для этого оно содержит фильтр низких частот, дискретизатор и блок редукции устройства к квазисовершенному, при этом блок редукции устройства к квазисовершенному содержит интерполирующий узел, синтезатор сокращенного описания сигнала и квазисовершенный корректор, синтезатор сокращенного описания сигнала содержит определитель местоположения перепада и узел памяти, квазисовершенный корректор содержит коммутатор, формирователь сигнала по сокращенному описанию, фильтр низких частот, вычитатель, корректор сокращенного описания. 3 с. п. ф-лы, 18 ил., 1 табл.

Предлагаемое устройство относится к области дискретной обработки сигналов и, в первую очередь, к области обработки сигналов с целью повышения разрешения их элементов, в том числе в случаях экономных хранения и передачи дискретных данных.

Известны [1] устройства для дискретной обработки сигналов, содержащие последовательно соединенные фильтр низких частот (ФНЧ), дискретизатор и блок реставрации сигналов методом Монте-Карло, обеспечивающие не ограниченные полосой частот крутизну перепадов и расстояние разрешения. Недостатком таких устройств является низкая вероятность соответствия реставрированного сигнала входному, поскольку принцип их действия базируется на интегральной информации о сигнале (энергия), причем не входном для устройства, а входном для блока реставрации.

Известны [2] устройства для дискретной обработки сигналов, содержащие последовательно соединенные ФНЧ, дискретизатор и оптимальный восстанавливающий фильтр, обеспечивающие при гауссовом шуме минимальную среднеквадратичную ошибку восстановления. Недостатком этих устройств является недостаточное разрешение элементов сигналов.

От этого недостатка свободны устройства [3] для дискретной обработки сигналов, содержащие последовательно соединенные ФНЧ, дискретизатор и интерполятор и обеспечивающие разрешение сигнала, близкое к максимально возможному при данной ширине частотной полосы пропускания ФНЧ.

Однако и эти устройства имеют недостаток, состоящий в высоком уровне осцилляций (паразитных осцилляций, "хвостов", боковых лепестков) за пределами подлежащих разрешению элементов входного сигнала и пониженном контрасте элементов и групп элементов малой протяженности, что обусловлено восстановлением элементов малой протяженности по их спектру в предельно узкой полосе частот.

С другой стороны, известны (например, [4]) устройства для дискретной обработки сигналов, содержащие последовательно соединенные ФНЧ, дискретизатор и интерполятор, в которых, благодаря представлению сигналов в базисе сфероидальных волновых функций, верхняя частота гармонического спектра сигнала может превышать половину частоты дискретизации, что позволяет использовать этот дополнительный ресурс для некоторого понижения уровня паразитных осцилляций и повышения разрешения. Однако и эти устройства имеют недостаток, состоящий в недостаточно пониженном уровне паразитных осцилляций и в низком контрасте малопротяженных элементов сигнала.

Заявляемое изобретение направлено на уменьшение уровня паразитных осцилляций и на повышение контраста элементов сигнала.

Решение этой задачи обеспечивает: повышение разрешения, при котором обеспечивается практическая возможность анализа на выходе устройства сигналов, являющихся суперпозицией множества элементов, в том числе предельно разрешаемых; уменьшение объема данных, подлежащих хранению и/или передаче с последующим обеспечением заданного разрешения.

Для этого (в первом варианте предлагаемого устройства) в устройство для дискретной обработки сигналов, содержащее последовательно соединенные ФНЧ, вход которого является входом устройства, и дискретизатор, дополнительно вводится блок редукции устройства к квазисовершенному, вход которого соединен с выходом дискретизатора, а выход является выходом устройства. Это позволяет выполнять квазисовершенное восстановление элементов сигнала вплоть до предельно разрешаемых, в результате чего сигнал на выходе устройства является суммой двух компонент: компоненты, являющиеся реакцией существенно более широкополосной системы (вплоть до совершенной [4]) на разрешаемые элементы входного сигнала; компоненты из неразрешаемых предлагаемым устройством групп элементов входного сигнала. Такие группы элементов при анализе выходного сигнала воспринимаются как более протяженные одиночные сигналы.

В известных устройствах первая компонента выходного сигнала отсутствует, а свойственные им реакции на соответствующие элементы входного сигнала относятся частично к группе дающих затянутые фронты и большие осцилляции, частично - к группе неразрешаемых этими устройствами элементов (последнее обусловливает более низкое разрешение известных устройств).

Наличие второй компоненты в выходном сигнале предлагаемого устройства обусловлено, как и всегда, ограниченностью частотной полосы пропускания ФНЧ и наличием шумов.

Далее устройства, имеющие такой двухкомпонентный состав выходного сигнала, будем называть квазисовершенными (по аналогии с совершенными системами [4] ), а использование в их составе и работе блока, обеспечивающего такой состав выходного сигнала, - редукцией устройства к квазисовершенному.

Второй вариант предлагаемого устройства состоит в том, что в устройство для дискретной обработки сигналов, содержащее последовательно соединенные фильтр низких частот, вход которого является входом устройства, и дискретизатор, дополнительно вводится блок редукции устройства к квазисовершенному, вход которого соединен с выходом дискретизатора, а выход является выходом устройства, причем блок редукции устройства к квазисовершенному содержит последовательно соединенные интерполирующий узел, вход которого является входом блока редукции устройства к квазисовершенному, синтезатор сокращенного описания сигнала и квазисовершенный корректор, второй вход которого соединен с выходом интерполирующего узла, а выход является выходом блока редукции устройства к квазисовершенному.

Это позволяет (благодаря интерполирующему узлу) формировать детальное представление обрабатываемого сигнала вплоть до мельчайших подлежащих разрешению элементов, посредством синтезатора сокращенного описания определять по сигналу на его входе примерное положение перепадов во входном для устройства сигнале и уровни этого сигнала после каждого перепада и на этой основе формировать начальное сокращенное описание входного сигнала, а посредством квазисовершенного корректора на основе сравнения выходных реакций одинаковых ФНЧ на входной и на синтезированный сигналы производить коррекцию местоположения перепадов, крутизны перепадов и уровней после каждого перепада, приближая синтезированный сигнал к реальному входному и тем самым получая квазисовершенную реакцию устройства на входной сигнал.

Третий вариант предлагаемого устройства состоит в том, что в устройство для дискретной обработки сигналов, содержащее последовательно соединенные фильтр низких частот, вход которого является входом устройства, и дискретизатор, дополнительно введен блок редукции устройства к квазисовершенному, вход которого соединен с выходом дискретизатора, а выход является выходом устройства, причем блок редукции устройства к квазисовершенному содержит последовательно соединенные интерполирующий узел, вход которого является входом блока редукции устройства к квазисовершенному, синтезатор сокращенного описания сигнала и квазисовершенный корректор, второй вход которого соединен с выходом интерполирующего узла, а выход является выходом блока редукции устройства к квазисовершенному, синтезатор сокращенного описания сигнала содержит последовательно соединенные определитель местоположения перепада и узел памяти, второй вход которого соединен со вторым выходом и со входом определителя местоположения перепада, который является входом синтезатора сокращенного описания сигнала, выходом которого является выход узла памяти, а квазисовершенный корректор содержит последовательно соединенные коммутатор, вход которого является первым входом квазисовершенного корректора, формирователь сигнала по сокращенному описанию, второй фильтр низких частот, вычитатель и корректор сокращенного описания, выход которого соединен со вторым входом коммутатора и является выходом квазисовершенного корректора, при этом второй вход корректора сокращенного описания соединен с выходом коммутатора, а второй вход вычитателя является вторым входом квазисовершенного корректора.

Это позволяет по характерным участкам сигнала на выходе интерполирующего узла определять координату перепада, а задержав относительно момента перепада подачу импульса записи на синхровход (первый вход) узла памяти, указывать для записи в узел памяти (вместе с координатой перепада) уровень сигнала на втором его входе, соответствующий моменту достаточного завершения переходного процесса после перепада и тем самым формировать в синтезаторе начальное сокращенное описание сигнала, а в квазисовершенном корректоре формировать полный (поточечный) сигнал по сокращенному описанию, пропускать этот сигнал через второй ФНЧ, получать на выходе вычитателя разность реакций одинаковых ФНЧ на реальный входной и синтезированный сигналы, корректировать на основе этого разностного сигнала начальное сокращенное описание и (благодаря наличию коммутатора в составе квазисовершенного корректора) повторять коррекцию сокращенного описания необходимое число раз до получения достаточного приближения синтезированного сигнала к реальному входному.

На фиг. 1, представлена блок-схема предлагаемого устройства для дискретной обработки сигналов по п.1 формулы изобретения.

На фиг. 2 представлена блок-схема блока редукции устройства к квазисовершенному в составе устройства для дискретной обработки сигнала по п. 2 формулы изобретения.

На фиг. 3 и фиг. 4 представлены блок-схемы соответственно синтезатора сокращенного описания сигнала и квазисовершенного корректора в устройстве для дискретной обработки сигналов по п. 3 формулы изобретения.

На фиг. 5 представлен пример блок-схемы дискретизатора.

На фиг. 6, фиг. 7, фиг. 8 представлены примеры блок-схем соответственно определителя местоположения перепада, вычислителя производной, определителя местоположения экстремумов.

На фиг. 9, фиг. 10, фиг. 11 представлены примеры блок-схем соответственно формирователя сигнала по сокращенному описанию, интерполятора, корректора сокращенного описания.

На фиг. 12, фиг. 13, фиг 14 представлены примеры блок-схем накапливающего сумматора, схемы выделения следующего импульса, интерполирующего узла.

На фиг. 15 представлен пример временной диаграммы, описывающей работу дискретизатора и формирователя сетки частот.

На фиг. 16 представлен пример вариантов сигналов на входах вычитателя (A1, A2, A3, A4), обусловленных перепадами в реальном входном и в синтезированном сигналах, и соответствующие разностные сигналы на выходе вычитателя в квазисовершенном корректоре (B1, B2, B3, B4), иллюстрирующие корректирование уровня синтезированного сигнала после перепада.

На фиг. 17 представлен пример вариантов сигналов на входах вычитателя (A1, A2, A3, A4), обусловленных перепадами в реальном входном и в синтезированном сигналах, и соответствующие разностные сигналы на выходе вычитателя в квазисовершенном корректоре (B1, B2, B3, B4), иллюстрирующие корректирование положения перепадов синтезированного сигнала.

На фиг. 18 представлен пример вариантов сигналов на входах вычитателя в квазисовершенном корректоре (A1, A2), обусловленных перепадами в реальном входном и в синтезированном сигналах, и соответствующие разностные сигналы на выходе вычитателя (B1, B2), иллюстрирующие корректирование крутизны перепадов синтезированного сигнала.

На фиг. 16-18 сигналы, обусловленные перепадами реального входного сигнала, представлены жирными линиями. Пунктиром представлены разностные сигналы для отрицательных перепадов.

Первый вариант устройства содержит ФНЧ 1, дискретизатор 2, блок 3 редукции устройства к квазисовершенному.

Второй вариант устройства содержит ФНЧ 1, дискретизатор 2 и блок 3 редукции устройства к квазисовершенному, содержащий интерполирующий узел 4, синтезатор 5 сокращенного описания сигнала, квазисовершенный корректор 6.

Третий вариант устройства содержит ФНЧ 1, дискретизатор 2, блок 3 редукции устройства к квазисовершенному, содержащий интерполирующий узел 4, синтезатор 5 сокращенного описания сигнала, квазисовершенный корректор 6, а также в составе синтезатора 5 определитель 7 местоположения перепада и узел 8 памяти, в составе квазисовершенного корректора 6 коммутатор 9, формирователь 10 сигнала по сокращенному описанию, ФНЧ 11, вычитатель 12, корректор 13 сокращенного описания.

Дискретизатор 2 содержит, например, импульсный генератор 14, формирователь 15 сетки частот, аналого-цифровой преобразователь (АЦП) 16.

Определитель 7 местоположения перепада содержит, например, счетчик 17, вычислитель 18 производной, определитель 19 положения экстремумов.

Вычислитель 18 производной содержит, например, регистр 20, вычитатель 21.

Определитель 19 положения экстремумов содержит, например, регистр 22, элемент 23 сравнения, триггеры 24, 25, 28, элементы 26, 27 И, элементы 29, 30, 34, 35 задержки, элементы 31,32 ЗАПРЕТА (конъюнкции с одним запретом), элемент 33, 36 ИЛИ.

Формирователь 10 сигнала по сокращенному описанию содержит, например, триггер 37, счетчик 38, элемент 39 И, регистры 40, 41, 42, 43, интерполятор 44, цифровую линию задержки (ЦЛЗ) 45.

Интерполятор 44 содержит, например, вычитатели 46, 47, 49, сумматоры 48, 52, делитель 50, элемент 51 сравнения, коммутаторы 53,56, элемент 54 ЗАПРЕТА, регистр 55.

Корректор 13 сокращенного описания содержит, например, триггеры 57, 80, 81, элементы 58, 71 -73,74, 85-89 И, счетчик 59, сумматоры 60, 62, 76 - 78, вычитатель 61, регистры 63- 65, 82-84, 90, элементы 66-69, 96 сравнения, элементы 70, 75 ИЛИ, схему 79 выделения следующего импульса, накапливающие сумматоры 91-94, ЦЛЗ 95, дешифратор 97.

Каждый из накапливающих сумматоров 91-94 содержит, например, сумматор 98, регистр 99.

Схема выделения 79 следующего импульса содержит, например, элемент 100 ИЛИ, триггер 101, элемент 102 И.

Интерполирующий узел 4 содержит, например, ФНЧ 103, триггер 104, коммутаторы 105, 108, ЦЛЗ 106, 107.

Общей особенностью составных частей блока 3 редукции устройства к квазисовершенному, (а именно, интерполирующего узла 4, синтезатора 5 сокращенного описания сигнала, формирователя 10 сигнала по сокращенному описанию, ФНЧ 11, вычитателя 12, корректора 13 сокращенного описания) является наличие в каждой из них, кроме коммутатора 9, выходной памяти в виде ЦЛЗ, что позволяет по синхроимпульсам извне однократно считывать сформированные данные, необходимые для работы другой составной части. На фиг. 15 эти ситуации отражены пунктирными прямоугольниками, от которых стрелки направлены в сторону тактовых импульсов, являющимися внешними синхроимпульсами считывания данных из ЦЛЗ. Поскольку тактовые импульсы специализированны в обеспечении функционирования определенных составных частей блока 3 (ТИ1,G -интерполирующий узел 4; ТИ2 - синтезатор 5 сокращенного описания; ТИ 3 -формирователь 10 сокращенного описания сигнала; ТИ4 - ФНЧ 11; ТИ5 -вычитатель 12; ТИ 6 - корректор 13 сокращенного описания при коррекции уровня, ТИ7 - корректор 13 сокращенного описания при коррекции координат перепада; ТИ8 - корректор 13 сокращенного описания при коррекции ширины перепада), то эта мнемоника иллюстрирует, какие данные в работе какой составной части используются.

ФНЧ1 может быть выполнен, например, на основе индуктивностей и конденсаторов или резисторов и конденсаторов. Частотная характеристика ФНЧ 1 описывается, например, весовым окном Гаусса [6] G() = exp[-0,5(A/_o)²]Rect(/(2_o)), где _o - - граничная частота ФНЧ 1, A - параметр, Узел 8 памяти может быть выполнен, например, в виде ЦЛЗ.

ФНЧ 11, 103 могут быть выполнены, например, на основе сумматоров, умножителей, регистров, логических элементов [7].

АЦП 16 может быть выполнен, например, в виде микросхемы AD570 [8].

Элементы 29, 30, 34, 35 задержки могут быть выполнены, например, в виде последовательно соединенных элементов 564 ЛН2 [7].

ФНЧ 1 (совместно с интерполирующим узлом 4) и ФНЧ 11 имеют одинаковые частотные характеристики и частоты дискретизации выходного сигнала.

Входы устройства: 109 - информационный вход.

Выходы устройства: 110 - информационный выход.

Входы и выходы составных частей, являющиеся входами и выходами составной части более высокого уровня, имеют номера входов и выходов составной части более высокого уровня.

Остальные входы блока 3, синтезатора 5, квазисовершенного корректора 6, дискретизатора 2, определителя 7 местоположения перепада, вычислителя 18 производной, определителя 19 положения экстремумов, формирователя 10 сигнала по сокращенному описанию, интерполятора 44, корректора 13 сокращенного описания, накапливающих сумматоров 91-94, схемы 79 выделения следующего импульса: 112 - вход блока 3, 113 - вход синтезатора 6, 114 - второй вход квазисовершенного корректора 6, 115 - первый вход квазисовершенного корректора 6, 116 - сигнальный вход дискретизатора 2, 117 - вход определителя 7 местоположения перепада, 118 - вход определителя положения экстремумов, 119 - вход формирователя сигнала по сокращенному описанию, 120 - вход (кода) текущего уровня перепада интерполятора 44, 121 - вход (кода) предыдущего уровня перепада интерполятора 44.

122 - вход (кода) ширины текущего перепада интерполятора 44, 123 - вход (кода) координаты текущего перепада интерполятора 44, 124 - вход (кода) текущей координаты интерполятора 44, 125 - вход (кода) сокращенного описания сигнала корректора 14 сокращенного описания, 126 - вход разностного сигнала корректора 14 сокращенного описания.

127 - информационный вход накапливающих сумматоров 91-94, 128 - синхровход накапливающих сумматоров 91-94, 144 - вход установки в нулевое состояние накапливающих сумматоров 91-94, 129 - вход серии импульсов схемы 79 выделения следующего импульса, 130 - информационный вход схемы 79 выделения следующего импульса (вход готовности коррективы), 131 - вход установки в исходное состояние схемы 79 выделения следующего импульса.

Остальные выходы синтезатора 5, дискретизатора 2, определителя 7 местоположения перепада, вычислителя 18 производной, определителя 19 положения экстремумов, формирователя 10 сигнала по сокращенному описанию, интерполятора 44: 132 - выход синтезатора 6, 133 - выход дискретизатора 2, 134 - информационный выход определителя 7 местоположения перепада, 135 - выход синхроимпульса определителя 7 местоположения перепада, 136 - выход вычислителя 18 произведений, 137 - выход знака перепада определителя 19 положения экстремумов, 138 - выход признака перепада определителя 19 положения экстремумов, 139 - выход формирователя 10 сигнала по сокращенному описанию, 140 - выход интерполятора 44, 141 - выход накапливающего сумматора 91-94, 142 - выход схемы 79 выделения следующего импульса, 143 - выход интерполирующего узла 4.

Внутренние входные шины - источники констант, задаваемых подключением отдельных линий к уровням логических "0" или "1": 145 - код задержки текущей координаты в интерполяторе 44, 146 - код задержки для коррекции уровня перепада в корректоре 13 сокращенного описания, 147 - код продолжительности анализа координаты и ширины перепада в корректоре 13 сокращенного описания.

148 - код коррективы координаты перепада в корректоре 13 сокращенного описания, 149 - код коррективы ширины перепада в корректоре 13 сокращенного описания.

На фиг. 1 - 14 тонкими линиями представлены одиночные связи для передачи одиночных сигналов, толстыми линиями - групповые связи для передачи групп сигналов.

Для упрощения описания далее рассматривается случай обработки одномерного сигнала при значении вышеуказанного параметра А, равном 3.5, что соответствует импульсной характеристике ФНЧ 1 без выбросов ("хвостов").

Последовательность действий составных частей устройства определяется тактовыми импульсами ТИ1-ТИ11, вырабатываемыми формирователем 15 сетки частот в составе дискретизатора 2. На фиг. 16, помимо тактовых импульсов, представлены также данные DD на выходе дискретизатора 2 и данные DI на выходе интерполирующего узла 4.

В исходном состоянии всех вариантов устройства на их информационном входе 109 сигнал отсутствует (действует сигнал, равный нулю), устройство обрабатывает нулевой сигнал, формируя нулевой сигнал во всех информационных сечениях и на своем выходе 110, то есть устройство находится в состоянии динамической готовности к обработке сигнала.

Первый вариант устройства для дискретной обработки сигналов работает следующим образом.

С поступлением сигнала на вход 109 устройства ФНЧ 1 преобразовывает его, ограничивая спектр соответственно своей граничной частоте _o. С выхода ФНЧ 1 сигнал с ограниченным спектром поступает на вход дискретизатора 2, который подвергает его дискретизации, например, с частотой _o и квантованию, например, равномерным двоичным 8-разрядным кодом.

С выхода дискретизатора двоичные коды отсчетов сигнала поступают на вход 112 блока 3 редукции устройства к квазисовершенному. Блок 3 производит интерполяцию полученных отсчетов сигнала, анализирует его с целью выявления перепадов и на этой основе формирует сокращенное описание сигнала как последовательность перепадов с характеристиками, приближенными к характеристикам перепадов во входном сигнале, то есть формирует на своем выходе 110, являющемся выходом устройства, квазисовершенный сигнал.

Второй вариант устройства характеризуется детализацией состава блока 3 редукции устройства к квазисовершенному, который работает следующим образом.

Двоичные коды отсчетов сигнала с выхода дискретизатора 2 поступают на вход 112 блока 3, являющийся входом интерполирующего узла 4, который производит вычисление отсчетов с меньшим шагом дискретизации, что необходимо для последующего выявления перепадов сигнала на его элементах предельно малой протяженности. Интерполированные отсчеты сигнала с выхода узла 4 в виде данных DI (фиг. 15) поступают на вход 113 синтезатора 5 сокращенного описания и на вход 114 квазисовершенного корректора 6. Синтезатор 5 выявляет в полученном сигнале, представленном его отсчетами, перепады и на этой основе формирует сокращенное описание сигнала, выдавая его через свой выход 132 на вход 115 квазисовершенного корректора 6. Квазисовершенный корректор 6 производит (поточечное) восстановление сигнала по полученному со своего входа 115 сокращенному описанию, фильтрацию восстановленного сигнала и (на основе сравнения этого фильтрованного сигнала с сигналом, полученным со своего входа 114) корректирование сокращенного описания. После коррекции сокращенное описание сигнала, ставшее сокращенным описанием квазисовершенного сигнала, выдается на выход квазисовершенного корректора 6, являющийся выходом блока 3 редукции устройства к квазисовершенному.

Третий вариант устройства характеризуется детализацией состава синтезатора 5 сокращенного описания сигнала и квазисовершенного корректора 6, которые работают следующим образом.

Со входа 113 синтезатора 5 интерполированные отсчеты поступают на вход 117 определителя 7 местоположения перепада и на второй вход узла 8 памяти. Определитель 7 местоположения перепада находит в сигнале перепады, определяет их координаты и знаки и в сопровождении признаков перепада выдает их через свой второй выход на второй вход узла 8 памяти. Синхронно с этими данными определитель 7 формирует синхроимпульс и выдает его через свой первый выход на первый вход узла 8 памяти. В узел 8 памяти (ЦЛЗ) данные записываются по заднему фронту синхроимпульса, приходящего на его первый вход из определителя 7 местоположения перепада. Во время заднего фронта этого синхроимпульса на втором входе узла 8 памяти присутствуют признак, знак и код координаты перепада, приходящие из определителя 7 местоположения перепада, а также код уровня сигнала после перепада, приходящий со входа 113 синтезатора 5 сокращенного описания сигнала. Поскольку сокращенное описание, формируемое синтезатором 5, является начальным и далее подвергается корректированию, то ширина перепада считается здесь постоянной, равной шагу дискретизации интерполированного сигнала, и поэтому в узел 8 памяти не записывается. Признак и знак перепада принципиально не являются необходимыми (так как информация о них содержится в уровнях перепадов), но записываются в узел 8 памяти для упрощения квазисовершенного корректора 6 (упрощение проявляется при детализации составных частей корректора по фиг. 4, формула изобретения инвариантна к наличию или отсутствию этих признаков и знака).

Со входа 115 квазисовершенного корректора 6 коды сокращенного описания сигнала поступают на первый вход коммутатора 9, который в это время находится в состоянии передачи на свой выход с первого входа. С выхода коммутатора 9 сокращенное описание поступает на вход формирователя 10 сигнала по сокращенному описанию и на второй вход корректора 13 сокращенного описания. Формирователь 10 преобразует сокращенное описание сигнала в последовательность кодов его отсчетов и выдает их через свой выход на вход ФНЧ 11. ФНЧ 11 производит частотную фильтрацию сигнала, поступившего на его вход в виде кодов отсчетов и выдает результат фильтрации (коды отсчетов фильтрованного сигнала) на первый вход вычитателя 12, на второй вход которого со второго входа 114 квазисовершенного корректора 6 поступают интерполированные отсчеты входного сигнала. Так как частотные характеристики и выходные частоты дискретизации ФНЧ 11 и интерполирующего узла 4 совместно с ФНЧ 1 одинаковы, то разностный сигнал, поступающий с выхода вычитателя 12 на первый вход корректора 13 сокращенного описания несет в себе информацию о различии реального входного и синтезированного сигналов. Используя этот разностный сигнал, корректор 13 сокращенного описания корректирует координаты, уровни и ширину перепадов. Скорректированное сокращенное описание с выхода корректора 13 поступает на выход 110 квазисовершенного корректора 6 и на второй вход коммутатора 9, который в это время находится в состоянии передачи данных со второго входа на его выход. Таким образом обеспечивается многократная коррекция сокращенного описания с итеративным приближением синтезированного сигнала к реальному входному. По окончании коррекции на входе 110 квазисовершенного корректора 6 действует достаточно приближенный к реальному входному и существенно более широкополосный, нежели на выходе интерполирующего узла 4, то есть квазисовершенный синтезированный сигнал.

Дискретизатор 2 работает следующим образом.

Генератор 14 вырабатывает импульсы G постоянной частоты, поступающие с его выхода в выходную шину 133 дискретизатора 2 и на вход формирователя 15 сетки частот. Формирователь 15 формирует из импульсов G тактовые импульсы ТИ1 - ТИ11. Импульсы ТИ1 с выхода формирователя 15 поступают на синхровход АЦП 16 и в выходную шину 133 дискретизатора 2. Импульсы ТИ2-ТИП с выхода формирователя 15 поступают в выходную шину 133 дискретизатора 2. АЦП 16 по переднему фронту каждого импульса ТИ1, поступающего на его синхровход, производит выборку (отсчет) значения сигнала, поступающего со входа 116 дискретизатора 2 на его сигнальный вход и преобразовывает это значение в линейный двоичный, например, 8- разрядный код, поступающий в виде данных DD с выхода АЦП 16 в выходную шину 133 дискретизатора 2. По шине 133 тактовые импульсы G, ТИ1-ТИП поступают на вход блока 3 редукции. Необходимые тактовые импульсы транслируются блоком 3 редукции и всеми его составными частями и, благодаря этому, присутствуют во всех информационных шинах устройства на всех уровнях (чтобы не перегружать рисунки, на фиг.1 - 14 трансляция тактовых импульсов не отражена).

Интерполирующий узел 4 работает следующим образом.

Со входа 112 отсчеты сигнала, произведенные дискретизатором 2, поступают на вход интерполирующего ФНЧ 103, с выхода которого интерполированные отсчеты с более высокой соответственно коэффициенту интерполяции частотой (например, вдвое более высокой частотой) поступают на информационные входы ЦЛЗ 106 и 107, на синхровход одной из которых через коммутатор 105 из входной шины 112 приходят тактовые импульсы ТИ4, по задним фронтам которых происходит запись интерполированных данных в соответствующую ЦЛЗ 106 или 107. На синхровход другой из этих ЦЛЗ 106 или 107 через коммутатор 105 из входной шины 112 поступают тактовые импульсы ТИ5, по задним фронтам которых происходит считывание данных из этой ЦЛЗ 106 или 107 через коммутатор 108 на выход 143. Коммутаторы 105 и 108 управляются по своим управляющим входам сигналом с выхода триггера 104, который меняет свое состояние на противоположное по заднему фронту каждого импульса ТИ10, приходящего из входной шины 112. При сигнале логической "1" на выходе триггера 104 коммутатор 105 пропускает на синхровходы ЦЛЗ 106 и 107 импульсы соответственно ТИ4 и ТИ5, а коммутатор 108 передает на выход 143 данные с выхода ЦЛЗ 107. При сигнале логического "0" на выходе триггера 104 картина обратная: коммутатор 105 пропускает на синхровходы ЦЛЗ 106 и 107 импульсы соответственно ТИ5 и ТИ4, а коммутатор 108 передает на выход 143 данные с выхода ЦЛЗ 106. Это обеспечивает работу синтезатора 5 и квазисовершенного корректора 6 в условиях непрерывного потока данных на выходе дискретизатора 2.

Определитель 7 местоположения перепада работает следующим образом.

Интерполированные отсчеты со входа 117 определителя 7 местоположения перепада поступают на вход вычислителя 18 производной, с выхода которого коды отсчетов производной поступают на вход определителя 19 положения экстремумов. Определитель 19 положения экстремумов определяет моменты экстремумов и формирует в эти моменты синхроимпульсы, означающие наличие в сигнале перепада. При этом локальным максимумам производной соответствуют положительные перепады, а локальным минимумам - отрицательные перепады, соответственно чему в определителе 19 положения экстремумов формируется знак перепада (положительному перепаду соответствует значение "0" знака перепада, отрицательному - значение "1" знака перепада). Одновременно в определителе 19 формируется признак перепада. Синхроимпульс с первого выхода определителя 19 положения экстремумов поступает на выход 135 определителя 7 местоположения перепада, признак и знак перепада со второго выхода определителя 19 поступает на выходную шину 134 определителя 7 местоположения перепада, в которой они совмещаются с кодом текущего значения координаты (то есть с кодом координаты перепада), приходящим с выхода счетчика 17, который увеличивает свое состояние на "1" по заданному фронту каждого тактового импульса ТИ2, приходящего на его синхровход, а предварительно устанавливается в "нулевое" состояние импульсом ТИ 9, приходящим на другой его вход (вход установки в "нулевое" состояние).

Вычислитель 18 производной работает следующим образом.

Интерполированные отсчеты со входа 117 вычислителя 18 производной поступают на информационный вход регистра 20 и заносятся в него задними фронтами импульсов ТИ2, приходящих из входной шины 117 на синхровход этого регистра 20. С выхода регистра 20 коды отсчетов поступают на вход вычитаемого вычитателя 21, на выход уменьшаемого которого поступают в это время следующие отсчеты. Таким образом, на выходе вычитателя 21 образуется последовательность кодов разности между текущими и предыдущими (опережающими на один такт импульсов ТИ2) отсчетами. Эти разности с точностью до постоянного множителя являются отсчетами производной сигнала, представленного интерполированными отсчетами, и с выхода вычитателя 21 поступают на выход 136 вычислителя 18 производной.

Определитель 19 положения экстремумов работает следующим образом.

С выхода 136 вычислителя 18 производной отсчеты производной через вход 118 определителя 19 положения экстремумов поступают на первый вход, а после задержки в регистре 22 на один такт импульсов ТИ2 - на второй вход элемента 23 сравнения (в регистр 22 отсчеты производной заносятся по задним фронтам импульсов ТИ2, приходящих на его синхровход из входной шины 118). Если отсчеты, приходящие на первый вход, обозначить через а_i, а отсчеты, приходящие на второй вход схемы 24 сравнения, - через а_i-1, то сигнал логической "1" на первом, втором, третьем, четвертом выходах элемента 23 сравнения будет вырабатываться, если соответственно а_ia_i-1, а_i<а_{, аi> аi-1, аiai-1. Сигналы с первого и четвертого выходов элемента 23 сравнения поступают на первые входы элементов 26, 27 И, на вторые входы которых поступают сигналы со второго и третьего выходов элемента 23 сравнения после задержки на триггерах соответственно 24 и 25, в которые эти сигналы заносятся по задним фронтам импульсов ТИ2, приходящих на их синхровходы из выходной шины 118. Таким образом на выходе элемента 26 И сигнал логической "1" формируется, если на входах элемента 23 сравнения сложилось условие aiai-1 после выполнения на предыдущем такте условия аi-1<a. На выходе элемента 27 И сигнал логической "1" формируется, если на входах элемента 23 сравнения сложилось условие aiai-1 после выполнения на предыдущем такте условия ai-1>аi-2. Иначе говоря, сигналы логической "1" на выходах элементов 26, 27 И формируются, если производная сигнала на входе 118 определителя 19 положения экстремумов имеет значение соответственно локального минимума и локального максимума. Эти сигналы, стробированные по третьим входам элементов 26, 27И импульсами ТИ2, поступают соответственно на вход установки в состояние "1" и на вход установки в состояние "0" триггера 28, то есть триггер 28 состояние "1" имеет после каждого отрицательного перепада во входном для устройства сигнале и состояние "0" после каждого положительного перепада. Сигнал с выхода триггера 28 поступает на выход 137 определителя 19 положения экстремумов в качестве знака перепада и на вход двух пар из элемента задержки и элемента И (29, 31 и 30, 32), являющихся формирователями импульсных сигналов логической "1" соответственно по переднему и заднему фронтам. Эти импульсные сигналы поступают на первый и второй входы элемента 33 ИЛИ и дают на его выходе импульс, соответствующий каждому перепаду входного сигнала независимо от его знака. С выхода элемента 33 ИЛИ импульс, задержавшись на элементе 34 задержки (для обеспечения правильного момента записи в узел 8 памяти), поступает на выход 135 в качестве синхроимпульса и на вход расширителя на элементах 35 задержки и 36 ИЛИ, с выхода которого расширенный импульс поступает на выход 138 определителя 19 положения экстремумов в качестве признака перепада. Выходы 137 знака и 138 признака перепада объединяются в шину, являющуюся вышеописанным вторым выходом определителя 19 положения экстремумов. На третий вход элемента 33 ИЛИ из входной шины 118 поступают импульсы ТИ3, обеспечивая считывание данных из узла 8 памяти, необходимых для работы формирователя 10 сигнала по сокращенному описанию.}

Формирователь 10 сокращенного описания работает следующим образом.

Коды элементов сокращенного описания сигнала со входа 119 формирователя 10 поступают: признак перепадов - на информационный вход триггера 37, код ширины перепада - на информационный вход регистра 41, код уровня - на информационный вход регистра 40. Импульс ТИ