Цифровой радиопеленгатор

Цифровой радиопеленгатор

Реферат

 

Изобретения объединены единым изобретательским замыслом, относятся к области радиотехники и могут использоваться в радионавигации и при контроле за использованием диапазона частот, в частности при пеленговании, а также в системах радиосвязи с пространственной обработкой радиосигналов. Целью изобретений и достигаемым техническим результатом является повышение точности пеленгования при отклонении параметров смеси интерферирующих сигналов и шума от модельных и идентификация полученных оценок углов прихода с интерферирующими сигналами. Дополнительной целью второго варианта устройства является повышение точности пеленгования коррелированных сигналов за счет временного усреднения кумулянтных матриц и измерения углов места. Поставленная цель в первом варианте заявляемого устройства достигается тем, что в известный цифровой радиопеленгатор дополнительно введены первые и вторые накопители, блоки квадратурного преобразования и элементы задержки, блок кумулянтной матрицы, блок фаз и блок дискриминации. Антенный блок включает две антенны, а два азимутальных и два сигнальных выхода блока дискриминации являются соответствующими выходами устройства. В предлагаемом устройстве изменен способ получения информации об углах прихода. Пеленгование двух сигналов при помощи двухэлементной антенны обеспечивается формированием матрицы из таких кумулянтных функций четвертого порядка, значения которых соответствуют значениям соответствующих элементов ковариационной матрицы линейной трехэлементной системы. 2 с. и 4 з.п.ф-лы, 25 ил.

Изобретения объединены единым изобретательским замыслом, относятся к области радиотехники и могут использоваться в радионавигации и при контроле за использованием диапазона частот, в частности при пеленговании источников радиоизлучений, а также в системах радиосвязи с пространственной обработкой радиосигналов.

Известен двухканальный автоматический радиопеленгатор с визуальным отсчетом пеленга [1] , содержащий антенный блок, радиоприемные устройства вертикального и горизонтального каналов, смесители и электронно-лучевую трубку. Данный радиопеленгатор обеспечивает раздельное пеленгование сигналов, отличающихся по частоте и попадающих в полосу пропускания приемников. Однако данный пеленгатор имеет низкую точность пеленгования, что обусловлено значительным уровнем станционных помех и не позволяет идентифицировать измеренные пеленги с интерферирующими сигналами.

Известен цифровой пеленгаторный радиоприемник [2], содержащий антенный блок, два широкополосных усилителя, два аналого-цифровых преобразователя, два анализатора амплитудного спектра и блок вычисления пеленгов. Данное устройство позволяет определять пеленг при более низком отношении сигнал/шум, в том числе сигналов, частично перекрывающихся по частоте. Однако этот пеленгаторный приемник имеет низкую точность пеленгования, что обусловлено дискретным характером оценок спектров сигналов, влиянием эффекта "перетекания" энергии составляющих спектра, высоким уровнем станционных помех и не позволяет идентифицировать измеренные пеленги с интерферирующими сигналами.

Известен также ВЧ пеленгатор [3], содержащий антенный блок, антенный коммутатор, последовательно соединенные первый радиоприемник, первый аналого-цифровой преобразователь и первый цифровой фильтр, последовательно соединенные опорную антенну, второй радиоприемник, второй аналого-цифровой преобразователь и второй цифровой фильтр, генератор опроса антенн и блок вычисления пеленгов. Данный ВЧ пеленгатор использует эффект Доплера, что упрощает блок вычисления пеленга. При пеленговании узкополосных сигналов с известной структурой пеленгатор на основе эффекта Доплера обеспечивает высокую точность пеленгования при наличии станционных (соканальных) помех. Однако на практике нередко возникает необходимость пеленговать модулированные радиосигналы, занимающие определенную полосу частот и имеющих, в общем случае, непрерывный спектр. Структура таких сигналов, как правило, неизвестна. При их пеленговании известный ВЧ радиопеленгатор не обеспечивает высокую точность пеленгования, что обусловлено отсутствием информации о структуре полезного сигнала, количестве мешающих сигналов, наличии интерференционных явлений в пределах апертуры антенной системы и соотношении мощностей полезного и мешающих сигналов, что определяет увеличение ошибки измерения пеленга и не позволяет идентифицировать измеренные пеленги с интерферирующими сигналами.

Наиболее близким по своей сущности к заявляемому цифровому радиопеленгатору является цифровой радиопеленгатор [4] , содержащий антенный блок, включающий первую, вторую и третью антенны, соединенные с сигнальными входами соответственно первого, второго и третьего радиоприемников, гетеродинные входы которых соединены с гетеродинным выходом блока опорных частот, а выходы подключены к сигнальным входам соответственно первого, второго и третьего аналого-цифровых преобразователей, тактовые входы которых соединены с выходом тактовой частоты блока опорных частот, а выходы подключены соответственно к первому, второму и третьему сигнальным входам блока управления, счетный вход которого соединен с синхронизирующим выходом первого буферного накопителя, установочный вход блока управления подключен к установочному выходу блока весовых коэффициентов, первый управляющий выход соединен с управляющими входами блока весовой обработки, блока ковариационной матрицы и блока весовых коэффициентов, а выход "Разрешение" подключен к одноименному входу блока весовых коэффициентов, первый, второй и третий сигнальные выходы блока управления подключены к сигнальным входам соответствующих буферных накопителей, сигнальные выходы которых соединены с сигнальными входами соответственно первого, второго и третьего блоков дискретного преобразования Фурье, сигнальные, синхронизирующие и тактовые выходы которых подключены соответственно к первым, вторым и третьим сигнальным, синхронизирующим и тактовым входам блока весовой обработки, первый, второй и третий сигнальные выходы которого подключены к соответствующим входам блока ковариационной матрицы, установочный вход которого соединен с установочным выходом блока весовых коэффициентов, а выходы соединены с входами блока матричной обработки, первый и второй выходы которого подключены к двум сигнальным входам блока вычисления пеленгов, три взвешивающих и четыре информационных входа которого соединены с соответствующими выходами блока весовых коэффициентов, синхронизирующий вход подключен к синхронизирующему выходу блока весовых коэффициентов, установочный вход блока вычисления пеленгов подключен к установочному выходу блока весовых коэффициентов, тактовый вход которого соединен с тактовым выходом блока опорной частоты, причем выход блока вычисления пеленгов является выходом цифрового радиопеленгатора.

Этот цифровой радиопеленгатор работает на основе метода MUSIC и обеспечивает высокую точность измерения углов прихода двух сигналов, в том числе и при двухлучевом распространении радиоволн либо, в условиях однолучевого распространения радиоволн, при наличии соканальной помехи.

Однако прототип не обеспечивает возможность получения даже приблизительных оценок углов прихода при интерференции более чем двух сигналов, в условиях односигнального воздействия при отличии параметров шума от модельных предположений (шум - пространственно белый), прототип не обеспечивает высокой точности пеленгования. Кроме того, прототип не позволяет идентифицировать полученные оценки углов прихода и интерферирующих сигналов.

Целью изобретений является обеспечение возможности оценивания углов прихода по меньшей мере одного сигнала при интерференции более чем двух сигналов без увеличения количества антенных элементов, повышение точности пеленгования при отклонении параметров шума от модельных и идентификация полученных оценок углов прихода и интерферирующих сигналов. Кроме того, дополнительной целью второго варианта устройства является обеспечение возможности функционирования пеленгатора при интерференции частично коррелированных сигналов и устранение ошибок оценивания азимута пространственных радиоволн за счет измерения углов места.

Поставленная цель в первом варианте заявляемого цифрового радиопеленгатора достигается тем, что в известный цифровой радиопеленгатор, содержащий антенный блок, первый и второй выходы которого соединены с сигнальными входами соответственно первого и второго радиоприемников, гетеродинные входы которых подключены к гетеродинному выходу блока опорных частот, а выходы соединены с сигнальными входами соответственно первого и второго аналого-цифровых преобразователей, тактовые входы которых подключены к тактовому выходу блока опорных частот, а выходы соединены соответственно с первым и вторым сигнальными входами блока управления, и блок матричной обработки, дополнительно введены первый и второй накопители, первый и второй блоки квадратурного преобразования, блок кумулянтной матрицы, блок фаз, первый и второй элементы задержки и блок дискриминации. Выход кода частоты второго радиоприемника соединен с одноименным входом блока дискриминации. Первый и второй сигнальные выходы блока управления соединены с сигнальными входами соответственно первого и второго накопителей. Счетный вход блока управления подключен к тактовому выходу блока опорных частот, кадровый выход блока управления соединен с кадровыми входами первых и вторых накопителей, установочный выход соединен с установочным входом блока кумулянтной матрицы, выход "База" подключен к одноименному входу блока дискриминации, а выход "Количество" подключен к одноименным входам первого и второго блоков квадратурного преобразования и блока кумулянтной матрицы. Выходы первого и второго накопителей соединены с сигнальными входами соответственно первого и второго блоков квадратурного преобразования, сигнальные выходы которых соединены соответственно с первым и вторым сигнальными входами блока кумулянтной матрицы и входами первого и второго элементов задержки. Выходы первого и второго элементов задержки соединены с соответствующими сигнальными входами блока дискриминации. Синхронизирующий выход первого блока квадратурного преобразования подключен к синхронизирующему входу блока кумулянтной матрицы, девять выходов которого подключены к соответствующим входам блока матричной обработки, первый и второй выходы которого подключены соответственно к первому и второму входам блока фаз. Первый и второй выходы блока фаз соединены с первым и вторым фазовыми входами блока дискриминации. Тактовые входы первых и вторых накопителей и блоков квадратурного преобразования и блока кумулянтной матрицы подключены к выходу тактовой частоты блока опорных частот. Попарно сгруппированные первые и вторые сигнальный и азимутальный выходы которого являются соответствующими выходами цифрового радиопеленгатора.

Блок кумулянтной матрицы предназначен для расчета по реализациям сигналов, принимаемых двухэлементной антенной таких кумулянтных функций 4-го порядка, значения которых с точностью до постоянного коэффициента совпадают со значениями соответствующих элементов ковариационной матрицы трехэлементной антенной системы. Он включает первый, второй, третий, четвертый и пятый инверторы мнимой части, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы задержки и первый, второй, третий, четвертый, пятый и шестой кумулянтные блоки. Входы первого и второго элементов задержки соединены с входами соответственно первого и второго инверторов мнимой части, являющихся соответственно первым и вторым сигнальными входами блока кумулянтной матрицы. Выход первого инвертора мнимой части подключен к первым и третьим сигнальным входам первого, второго и третьего кумулянтных блоков и к первым сигнальным входам четвертого и пятого кумулянтных блоков. Выход первого элемента задержки подключен ко вторым сигнальным входам первого, второго и четвертого кумулянтных блоков и к четвертому сигнальному входу первого кумулянтного блока. Выход второго инвертора мнимой части соединен с третьими сигнальными входами четвертого, пятого и шестого кумулянтных блоков и с первым сигнальным входом шестого кумулянтного блока. Выход второго элемента задержки подключен к четвертым сигнальным входам второго, третьего, четвертого, пятого и шестого кумулянтных блоков и ко вторым сигнальным входам третьего, пятого и шестого кумулянтных блоков. Тактовые входы первого, второго, третьего, четвертого и пятого кумулянтных блоков соединены с тактовым входом шестого кумулянтного блока, являющегося тактовым входом блока кумулянтной матрицы. Входы "Количество" первого, второго, третьего, четвертого и пятого кумулянтных блоков соединены с входом "Количество" шестого кумулянтного блока, являющегося входом "Количество" блока кумулянтной матрицы. Установочные входы первого, второго, третьего, четвертого и пятого кумулянтных блоков соединены с установочным входом шестого кумулянтного блока, являющегося установочным входом блока кумулянтной матрицы. Синхронизирующие входы второго, третьего, четвертого, пятого и шестого кумулянтных блоков соединены с синхронизирующим входом первого кумулянтного блока, являющегося синхронизирующим входом блока кумулянтной матрицы. Выход первого кумулянтного блока подключен к входу третьего элемента задержки. Выход второго кумулянтного блока соединен с входами четвертого элемента задержки и третьего инвертора мнимой части. Выход третьего кумулянтного блока соединен с входами пятого элемента задержки и четвертого инвертора мнимой части. Выход четвертого кумулянтного блока соединен с входом шестого элемента задержки. Выход пятого кумулянтного блока соединен с входами седьмого элемента задержки и пятого инвертора мнимой части. Выход шестого кумулянтного блока соединен с входом восьмого элемента задержки. Выходы третьего элемента задержки, четвертого элемента задержки, третьего инвертора мнимой части, пятого элемента задержки, четвертого инвертора мнимой части, шестого и седьмого элементов задержки, пятого инвертора мнимой части и восьмого элемента задержки являются соответственно первым, вторым, третьим, четвертым, пятым, шестым, седьмым, восьмым и девятым выходами блока кумулянтной матрицы.

Поставленная цель в первом варианте заявляемого цифрового радиопеленгатора достигается тем, что в известный цифровой радиопеленгатор, содержащий антенный блок, первый, второй и третий выходы которого соединены с сигнальными входами соответственно первого, второго и третьего радиоприемников, гетеродинные входы которых подключены к гетеродинному выходу блока опорных частот, а выходы соединены с сигнальными входами соответственно первого, второго и третьего аналого-цифровых преобразователей, тактовые входы которых подключены к тактовому выходу блока опорных частот, а выходы соединены соответственно с первым, вторым и третьим сигнальными входами блока управления, первый, второй и третий буферные накопители и блок матричной обработки, дополнительно введены первый, второй и третий накопители, первый, второй и третий блоки квадратурного преобразования, блок кумулянтной матрицы, сумматор-накопитель скользящего окна, блок фаз и блок дискриминации. Выход кода частоты третьего радиоприемника соединен с одноименным входом блока дискриминации. Счетный вход блока управления подключен к тактовому выходу блока опорных частот, кадровый выход блока управления соединен с кадровыми входами первого, второго и третьего накопителей, его установочный выход соединен с одноименными входами блока кумулянтной матрицы, сумматора-накопителя скользящего окна и первого, второго и третьего буферных накопителей, выход блока управления "База" подключен к одноименному входу блока дискриминации, выход "Количество" подключен к одноименным входам первого, второго и третьего блоков квадратурного преобразования и блока кумулянтной матрицы, а выход "Длина окна" подключен к одноименным входам сумматора-накопителя скользящего окна и первого, второго и третьего буферных накопителей. Первый, второй и третий сигнальные выходы блока управления соединены с сигнальными входами соответственно первого, второго и третьего накопителей, выходы которых соединены с сигнальными входами соответственно первого, второго и третьего блоков квадратурного преобразования, сигнальные выходы которых соединены соответственно с первыми, вторыми и третьими сигнальными входами блоков кумулянтной матрицы и первого, второго и третьего буферных накопителей. Синхронизирующий выход первого блока квадратурного преобразования подключен к одноименным входам сумматора-накопителя скользящего окна, первого, второго и третьего буферных накопителей и блока кумулянтной матрицы. Девять выходов блока кумулянтной матрицы подключены к соответствующим девяти входам сумматора-накопителя скользящего окна, девять выходов которого соединены соответственно с девятью сигнальными входами блока матричной обработки. Первый выход блока матричной обработки соединен шиной комплексных данных с первым входом собственного вектора блока дискриминации и с первым и вторым входами блока фаз, причем к первому входу блока фаз подключена часть шины комплексных данных, по которой передается действительная часть комплексного числа, а ко второму его входу подключена часть шины данных, по которой передается мнимая часть комплексного числа. Второй выход блока матричной обработки соединен шиной комплексных данных со вторым входом собственного вектора блока дискриминации и с третьим и четвертым входами блока фаз, причем к третьему входу блока фаз подключена часть шины комплексных данных, по которой передается действительная часть комплексного числа, а к четвертому его входу подключена часть шины данных, по которой передается мнимая часть комплексного числа. Первый и второй выходы "Север-юг" блока фаз соединены с первым и вторым одноименными входами блока дискриминации, первый и второй выходы "Восток-запад" блока фаз соединены с первым и вторым одноименными входами блока дискриминации. Выходы первого, второго и третьего буферных накопителей подключены к соответствующим сигнальным входам блока дискриминации. Тактовые входы первых, вторых и третьих накопителей, блоков квадратурного преобразования и буферных накопителей, кумулянтной матрицы и сумматора-накопителя скользящего окна подключены к выходу тактовой частоты блока опорных частот. Сгруппированные по три первые и вторые сигнальный, азимутальный и угломестные выходы блока дискриминации являются соответствующими выходами цифрового радиопеленгатора.

Блок кумулянтной матрицы предназначен для расчета по реализациям сигналов, принимаемых трехэлементной антенной таких кумулянтных функций 4-го порядка, значения которых с точностью до постоянного коэффициента совпадают со значениями соответствующих элементов ковариационной матрицы трехэлементной антенной системы. Блок кумулянтной матрицы состоит из первого, второго, третьего, четвертого, пятого и шестого инверторов мнимой части, первого, второго, третьего, четвертого, пятого, шестого, седьмого, восьмого и девятого элементов задержки и первого, второго, третьего, четвертого, пятого и шестого кумулянтных блоков. Входы первого, второго и третьего элементов задержки соединены с входами соответственно первого, второго и третьего инверторов мнимой части, являющихся соответственно первым, вторым и третьим сигнальными входами блока кумулянтной матрицы. Выход первого инвертора мнимой части соединен с первыми сигнальными входами первого, второго, третьего, четвертого, пятого и шестого кумулянтных блоков и с третьими сигнальными входами первого, второго и третьего кумулянтных блоков. Выход первого элемента задержки подключен ко вторым сигнальным входам первого, второго, третьего, четвертого, пятого и шестого кумулянтных блоков и к четвертому сигнальному входу первого кумулянтного блока. Выход второго инвертора мнимой части соединен с третьими сигнальными входами четвертого и пятого кумулянтных блоков, а выход второго элемента задержки подключен к четвертым сигнальным входам второго и четвертого кумулянтных блоков. Выход третьего инвертора мнимой части соединен с третьим сигнальным входом шестого кумулянтного блока, а выход третьего элемента задержки подключен к четвертым сигнальным входам третьего, пятого и шестого кумулянтных блоков. Тактовые входы первого, второго, третьего, четвертого и пятого кумулянтных блоков соединены с тактовым входом шестого кумулянтного блока, являющегося тактовым входом блока кумулянтной матрицы, их входы "Количество" соединены с одноименным входом шестого кумулянтного блока, являющегося входом "Количество" блока кумулянтной матрицы, а установочные входы соединены с установочным входом шестого кумулянтного блока, являющегося установочным входом блока кумулянтной матрицы, синхронизирующие входы второго, третьего, четвертого, пятого и шестого кумулянтных блоков подключены к синхронизирующему входу первого кумулянтного блока, являющегося синхронизирующим входом блока кумулянтной матрицы. Выход первого кумулянтного блока соединен с входом четвертого элемента задержки, выход второго кумулянтного блока подключен к входам пятого элемента задержки и четвертого инвертора мнимой части, выход третьего кумулянтного блока соединен с входами шестого элемента задержки и пятого инвертора мнимой части, выход четвертого кумулянтного блока подключен к входу седьмого элемента задержки, выход пятого кумулянтного блока соединен с входами восьмого элемента задержки и шестого инвертора мнимой части, а выход шестого кумулянтного блока подключен к входу девятого элемента задержки. Выходы четвертого элемента задержки, пятого элемента задержки, четвертого инвертора мнимой части, шестого элемента задержки, пятого инвертора мнимой части, седьмого и восьмого элементов задержки, шестого инвертора мнимой части и девятого элемента задержки являются соответственно первым, вторым, третьим, четвертым, пятым, шестым, седьмым, восьмым и девятым выходами блока кумулянтной матрицы.

Блок фаз предназначен для расчета пространственной разности фаз одного или двух сигналов, имеющих разные азимуты и углы места, принимаемых трехэлементной антенной системой, элементы которой установлены в вершинах прямоугольного и, в общем случае, неравнобедренного треугольника. Он состоит из первого, второго, третьего, четвертого, пятого, шестого, седьмого, восьмого и девятого вычитателей, первого, второго, третьего, четвертого, пятого, шестого, седьмого, восьмого, девятого, десятого и одиннадцатого сумматоров, первого, второго, третьего, четвертого, пятого, шестого, седьмого и восьмого квадраторов, первого, второго, третьего, четвертого и пятого умножителей на два, первого, второго, третьего и четвертого умножителей, первого и второго инкременторов, первого и второго декременторов, первого, второго, третьего и четвертого делителей и первого, второго, третьего и четвертого вычислителей арктангенса. Входы первых умножителя на два, квадратора и первый вход первого сумматора соединены с первым входом первого вычитателя, являющегося первым входом блока фаз. Первые входы вторых сумматора и вычитателя и вход второго умножителя на два подключены к входу второго квадратора, являющегося вторым входом блока фаз. Вторые входы первых вычитателя и сумматора и вход третьего умножителя на два соединены с входом третьего квадратора, являющегося третьим входом блока фаз. Вторые входы вторых вычитателя и сумматора и четвертого умножителя на два соединены с входом четвертого квадратора, являющегося четвертым входом блока фаз. Выход первого вычитателя подключен к входу пятого квадратора, выход которого соединен с первым входом первого умножителя, выход первого сумматора подключен к входу шестого квадратора, его выход соединен со вторым входом первого умножителя, выход которого подключен к первому входу шестого сумматора. Выход второго вычитателя соединен с входом седьмого квадратора, выход которого подключен к первому входу второго умножителя, выход второго сумматора соединен с входом восьмого квадратора, выход которого подключен ко второму входу второго умножителя, выход которого соединен со вторым входом шестого сумматора, а его выход подключен к первому входу седьмого вычитателя. Выход первого квадратора соединен с первыми входами пятого вычитателя и третьего умножителя, выход второго квадратора подключен к первым входам третьего сумматора и четвертого вычитателя и ко второму входу третьего вычитателя. Выход четвертого квадратора соединен со вторыми входами третьего сумматора и четвертого вычитателя и с первым входом третьего вычитателя. Выход третьего вычитателя подключен к входам первых инкрементора и декрементора, выход четвертого вычитателя соединен с входом второго инкрементора. Выход первого инкрементора подключен ко второму входу третьего умножителя и к первому входу седьмого сумматора, а выход второго инкрементора соединен с первым входом четвертого умножителя, выход третьего квадратора подключен ко вторым входам пятого вычитателя и четвертого умножителя, а выходы третьего и четвертого умножителей соединены соответственно с первым и вторым входами четвертого сумматора. Выход четвертого сумматора подключен ко второму входу пятого сумматора. Выход третьего сумматора соединен с первым входом пятого сумматора, выход которого подключен к входу пятого умножителя на два. Выход пятого умножителя на два через второй декрементор подключен ко второму входу седьмого вычитателя, выход которого соединен с входом вычислителя квадратного корня, а его выход подключен ко вторым входам десятого и одиннадцатого сумматоров и восьмого и девятого вычитателей. Выход второго умножителя на два соединен с первыми входами десятого сумматора и восьмого вычитателя, выход четвертого умножителя на два подключен к первым входам одиннадцатого сумматора и девятого вычитателя, выходы десятого и одиннадцатого сумматоров соединены с первыми входами соответственно первого и третьего делителей, а выходы восьмого и девятого вычитателей подключены к первым входам второго и четвертого делителей. Выход пятого вычитателя соединен со вторым входом седьмого и первым входом восьмого сумматоров, выход седьмого сумматора подключен к первому входу шестого вычитателя, второй вход которого соединен с выходом первого умножителя на два, а выход подключен ко вторым входам первого и второго делителей, второй вход восьмого сумматора соединен с выходом первого декрементора, выход восьмого сумматора подключен к первому входу девятого сумматора, второй вход которого соединен с выходом третьего умножителя на два, а выход девятого сумматора подключен ко вторым входам третьего и четвертого делителей. Выходы первого, второго, третьего и четвертого делителей соединены с входами соответственно первого, второго, третьего и четвертого вычислителей арктангенса, причем выходы первого и второго вычислителей арктангенса являются соответственно первым и вторым выходами "Север-юг" блока фаз, а выходы третьего и четвертого вычислителей арктангенса являются соответственно первым и вторым выходами "Восток-Запад" блока фаз.

Блок дискриминации предназначен для разделения двух сигналов, принимаемых трехэлементной антенной системой, элементы которой установлены в вершинах прямоугольного треугольника, и расчета их азимутов и углов места. Он состоит из первого и второго блоков векторного умножения, компаратора, коммутатора, первых, вторых, третьих и четвертых блоков весовых коэффициентов, делителей и вычитателей и первого и второго блоков углов. Первый фазовый вход первого блока углов и первый вход первого блока весовых коэффициентов, вторые входы второго и третьего блоков весовых коэффициентов, четвертый вход четвертого блока весовых коэффициентов и первый фазовый вход второго блока векторного умножения соединены с первым фазовым входом первого блока векторного умножения, являющегося первым входом "Север-юг" блока дискриминации. Первый информационный вход коммутатора подключен ко второму фазовому входу первого блока векторного умножения, являющегося первым входом "Восток-запад" блока дискриминации, а второй информационный вход коммутатора соединен со вторым фазовым входом второго блока векторного умножения, являющегося вторым входом "Восток-запад" блока дискриминации. Первый фазовый вход второго блока углов, второй вход первого блока весовых коэффициентов, третий вход второго блока весовых коэффициентов и первый вход третьего блока весовых коэффициентов подключены ко второму входу четвертого блока весовых коэффициентов, являющегося вторым входом "Восток-запад" блока дискриминации. Первый и второй входы собственного вектора второго блока векторного умножения соединены с первым и вторым входами собственного вектора первого блока векторного умножения, являющихся соответственно первым и вторым входами собственного вектора блока дискриминации. Выход первого блока векторного умножения соединен с первым входом компаратора, второй вход которого подключен к выходу второго блока векторного умножения, а выход компаратора соединен с управляющим входом коммутатора. Первый выход коммутатора соединен со вторым фазовым входом первого блока углов, третьим входом первого блока весовых коэффициентов, четвертыми входами второго и третьего блоков весовых коэффициентов и первым входом четвертого блока весовых коэффициентов. Второй выход коммутатора соединен со вторым фазовым входом второго блока углов, четвертым входом первого блока весовых коэффициентов, первым входом второго блока весовых коэффициентов, третьими входами третьего и четвертого блоков весовых коэффициентов. Вход "База" первого блока углов соединен с одноименным входом второго блока углов, являющегося входом "База" блока дискриминации. Вход "Частота" первого блока углов соединен с одноименным входом второго блока углов, являющегося входом "Частота" блока дискриминации. Выходы первого, второго, третьего и четвертого блоков весовых коэффициентов подключены ко вторым входам соответственно первого, второго, третьего и четвертого делителей. Первый вход третьего делителя соединен с первым входом первого делителя, являющегося вторым сигнальным входом блока дискриминации. Первый вход второго делителя соединен с первым входом четвертого делителя, являющегося третьим сигнальным входом блока дискриминации. Выходы первого, второго, третьего и четвертого делителей подключены ко вторым входам соответственно первого, второго, третьего и четвертого вычитателей. Первый вход третьего вычитателя соединен с первым входом первого вычитателя, являющегося первым сигнальным входом блока дискриминации. Выход первого вычитателя подключен к первому входу второго вычитателя, выход третьего вычитателя соединен с первым входом четвертого вычитателя. Выходы третьего и четвертого вычитателей являются соответственно первым и вторым сигнальными выходами блока дискриминации, а азимутальные и угломестные выходы первого и второго блоков углов являются соответственно первыми и вторыми азимутальными и угломестными выходами блока дискриминации.

Благодаря указанной совокупности признаков за счет введения новых блоков в первом варианте цифрового радиопеленгатора обеспечивается возможность измерения азимута в условиях интерференции двух сигналов, а при интерференции трех и более сигналов - возможность пеленгования наиболее мощного сигнала, повышается точность оценивания азимута при отклонении параметров шума и антенных элементов от модельных предположений и идентификация получаемых оценок углов прихода и принимаемых сигналов.

Благодаря указанной совокупности признаков за счет введения новых блоков во втором варианте цифрового радиопеленгатора дополнительно обеспечивается возможность пеленгования частично коррелированных радиосигналов и устранения ошибок измерения азимута при приеме пространственных радиоволн за счет измерения угла места.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественных всем признакам заявленных технических решений, отсутствуют, что указывает на их соответствие уровню патентоспособности "новизна". Результаты поиска известных технических решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленных устройств показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленных изобретений на достижение указанного технического результата. Следовательно, заявленные изобретения соответствуют условию патентоспособности "изобретательский уровень".

Заявленные устройства поясняются чертежами, на которых показаны: на фиг. 1 - структурная схема цифрового радиопеленгатора (варианты). Вариант I; на фиг. 2 - структурная схема блока управления (варианты). Вариант I; на фиг. 3 - структурная схема блока квадратурного преобразования; на фиг. 4 - структурная схема накопителя; на фиг. 5 - структурная схема блока кумулянтной матрицы (варианты). Вариант I; на фиг. 6 - структурная схема кумулянтного блока; на фиг. 7 - структурная схема усреднителя; на фиг. 8 - структурная схема блока фаз (варианты). Вариант I; на фиг. 9 - структурная схема блока дискриминации (варианты). Вариант I; на фиг. 10 - структурная схема цифрового радиопеленгатора (варианты). Вариант II; на фиг. 11 - структурная схема блока управления (варианты). Вариант II; на фиг. 12 - структурная схема блока кумулянтной матрицы (варианты). Вариант II; на фиг. 13 - структурная схема сумматора-накопителя скользящего окна; на фиг. 14 - структурная схема ОЗУ с параллельным считыванием; на фиг. 15 - структурная схема блока фаз (варианты). Вариант II; на фиг. 16 - структурная схема буферного накопителя; на фиг. 17 - структурная схема ОЗУ с последовательным считыванием; на фиг. 18 - структурная схема блока дискриминации (варианты). Вариант II; на фиг. 19 - структурная схема блока векторного умножения; на фиг. 20 - структурная схема блока весового коэффициента; на фиг. 21 - структурная схема блока углов; на фиг. 22 - пример реализации коммутатора; на фиг. 23 - пример реализации делителя мнимой части комплексного числа на его действительную с обратным знаком; на фиг. 24 - пример вычислителя арккосинуса; на фиг. 25 - пример реализации вычислителя комплексной экспоненты.

Заявленный цифровой радиопеленгатор (Вариант I), представленный на фиг. 1, состоит из антенного блока 1, включающего две антенны, обладающие в общем случае разными диаграммами направленности, разнесенные на расстояние d[м], определяющее диапазон длин волн пеленгатора, как [м]=2d[м], первого и второго радиоприемников 2₁ и 2₂, первого и второго аналого-цифровых преобразователей (АЦП) 3₁ и 3₂, блока управления (БУ) 4, первого и второго накопителей (Н) 5₁ и 5₂, первого и второго блоков квадратурного преобразования (БКП) 6₁ и 6₂, блока кумулянтной матрицы (БКМ) 7, блока матричной обработки (БМО) 8, блока фаз (БФ) 9, первого и второго элементов задержки (ЭЗ) 10 и 11, блока дискриминации (БД) 12 и блока опорных частот (БОЧ) 13. Сигнальные входы первого и второго радиоприемников 2₁ и 2₂ подключены к соответствующим антеннам антенного блока 1, их гетеродинные входы подключены к гетеродинному выходу БОЧ 11, выход кода частоты второго радиоприемника 2₂ соединен с одноименным входом БД 10, а сигнальные выходы обоих радиоприемников соединены соответственно с сигнальными входами первого и второго АЦП 3₁ и 3₂. Тактовые входы АЦП 3₁ и 3₂, Н 5₁ и 5₂, БКП 6₁ и 6₂, БКМ 7 и счетный вход БУ 4 подключены к выходу тактовой частоты БОЧ 11