Способ обработки сигналов связи в абонентском пункте беспроводной системы электросвязи

Способ обработки сигналов связи в абонентском пункте беспроводной системы электросвязи

Реферат

 

Изобретение относится к способу обработки сигналов связи в абонентском пункте беспроводной системы электросвязи. Абонентский пункт передает первый сигнал связи, несущий информацию, содержащуюся в первом информационном сигнале, на второй пункт в системе, а абонентский пункт принимает второй сигнал связи от второго пункта, который обрабатывается упомянутым абонентским пунктом для выдачи второго информационного сигнала, причем абонентский пункт может связываться со вторым пунктом по множеству высокочастотных каналов в выбранном диапазоне радиочастот и при этом один из упомянутых каналов выбирается в процессе связи между абонентским и вторым пунктами, включающий: генерирование базового высокочастотного сигнала; генерирование цифрового сигнала промежуточной частоты таким образом, что при объединении цифрового сигнала промежуточной частоты с базовым высокочастотным сигналом образуется сигнал несущей с частотой в высокочастотном канале, который выбран для связи, благодаря чему первый сигнал связи вырабатывается на основе как упомянутых базовых высокочастотных сигналов, так и упомянутого цифрового сигнала промежуточной частоты для передачи по выбранному высокочастотному каналу. Технический результат - предложение менее дорогого способа обработки. 3 з.п. ф-лы, 2 табл., 5 ил.

Изобретение относится к абонентским системам связи, в частности к усовершенствованному способу обработки сигналов связи в абонентском пункте беспроводной системы электросвязи.

Типичный абонентский пункт описан в заявке на патент США 06/893916, поданной 7 августа 1986 г. на имя David N. Critchlow и др. Базовая станция, используемая с таким абонентским пунктом в беспроводной цифровой абонентской системе связи, описана в патенте США 4777633 на имя Thomas Е. Fletcher и др. На абонентском пункте, описанном в заявке 06/893916, осуществляют перекодирование цифрового речевого входного сигнала для получения цифровых входных символов; осуществляют КИХ-фильтрацию цифровых входных символов (КИХ - конечная импульсная характеристика); выделяют аналоговый входной сигнал промежуточной частоты из фильтрованных входных символов; объединяют входной сигнал промежуточной частоты с высокочастотной (ВЧ) несущей для радиопередачи на базовую станцию; демодулируют выходной сигнал, принятый с базовой станции, для образования цифровых выходных символов; и синтезируют цифровой речевой выходной сигнал из цифровых выходных символов. На абонентской станции выполняют перекодирование цифрового речевого входного сигнала, синтезирование цифровых выходных символов, КИХ-фильтрацию цифровых входных символов и демодулирование выходного сигнала, полученного от базовой станции.

Согласно настоящему изобретению предлагается менее дорогой способ обработки сигналов связи в абонентском пункте беспроводной системы электросвязи. По настоящему изобретению способ обработки сигналов связи в абонентском пункте беспроводной системы электросвязи, в которой абонентский пункт передает первый сигнал связи, несущий информацию, содержащуюся в первом информационном сигнале, на второй пункт в системе, а абонентский пункт принимает второй сигнал связи от второго пункта, который обрабатывается абонентским пунктом для выдачи второго информационного сигнала, причем абонентский пункт может связываться со вторым пунктом по множеству высокочастотных каналов в выбранном диапазоне радиочастот, при этом один из упомянутых каналов выбирается в процессе связи между абонентским и вторым пунктами. Предлагаемый способ включает генерирование базового высокочастотного сигнала; генерирование цифрового сигнала промежуточной частоты таким образом, что при его объединении с базовым высокочастотным сигналом образуется сигнал несущей с частотой в высокочастотном канале, который выбран для связи, благодаря чему первый сигнал связи вырабатывается на основе как упомянутых базовых высокочастотных сигналов, так и упомянутого цифрового сигнала промежуточной частоты для передачи по выбранному высокочастотному каналу.

Кроме того, в способе по настоящему изобретению осуществляют накопление данных о приращениях фазы для получения оцифрованных значений фазы и генерирование цифрового сигнала промежуточной частоты на основе оцифрованных значений фазы.

В способе по настоящему изобретению предусмотрено далее генерирование цифрового сигнала промежуточной частоты на основе оцифрованных значений фазы за счет использования заранее определенных значений, запомненных в запоминающем устройстве.

Способ по настоящему изобретению включает также перекодирование первого информационного сигнала в цифровые входные символы; модулирование цифрового сигнала промежуточной частоты цифровыми входными символами для получения модулированного цифрового сигнала промежуточной частоты; объединение модулированного цифрового сигнала промежуточной частоты с базовым высокочастотным сигналом для получения первого сигнала связи; и использование цифрового сигнала промежуточной частоты для демодуляции второго сигнала связи, принятого от второго пункта.

Кроме того, в способе по настоящему изобретению осуществляют фильтрацию цифровой промежуточной частоты (сигнала) в схеме формирования шума перед демодуляцией второго сигнала связи, который принимается от второго пункта.

Ниже более подробно описан предпочтительный вариант выполнения настоящего изобретения со ссылкой на чертежи, на которых показано: на фиг. 1 - блок-схема предпочтительного варианта абонентского пункта по изобретению; на фиг. 2 - блок-схема чипа КИХ, включенного в вариант по фиг. 1; на фиг. 3 - блок-схема чипа ЦПЧ (цифровой промежуточной частоты), включенного в вариант по фиг. 1; на фиг. 4 - пример обработки задач, выполняемых чипом процессора, показанного в варианте по фиг. 1; на фиг. 5 - пример обработки программ, включенных в задачу модемной обработки по фиг. 4.

Определения сокращений и акронимов Ниже приведены определения сокращений и акронимов, используемых в тексте описания: АРУ Автоматическая регулировка усиления АЦП Аналого-цифровой преобразователь БОРП Буфер отсчетов рычажного переключателя БУК Блок управления каналом ВУ Временное уплотнение Вх/Вых Вход/Выход ВЧ Высокая (радио-) частота ГВД Готовность выхода данных ДПФМн Двухпозиционная фазовая манипуляция ДРВ Корпус с двухрядным расположением выводов ЗМО Задача модемной обработки ЗОС Задача обработки сигнала ЗУ Запоминающее устройство ЗУА Задача (модуль) управления абонентом ЗУК Задача (модуль) управления каналом ИКМ Импульсно-кодовая модуляция ИСПО Интегральная схема прикладной ориентации КЗОС Контроллер задачи обработки сигнала КИК Контроль циклическим избыточным кодом КИХ Конечная импульсная характеристика КУР Канал управления радиоустановкой КФМн Квадратурная фазовая манипуляция МДР Младший (двоичный) разряд ОВЛП Остаточное возбужденное линейное предсказание ОЗУ Оперативно запоминающее устройство ОФМн Относительная фазовая манипуляция ОЦС Обработка цифрового сигнала ПЗУ Постоянное запоминающее устройство ПНИ Прием начала интервала (сообщения) ПРД Передача/Передатчик ПРМ Прием/Приемник ПЦМ Прямой цифровой синтезатор СБИС Сверхбольшая интегральная схема СДР Старший (двоичный) разряд СПРМ Синхронизация приема СППЗУ Стираемое программируемое постоянное запоминающее устройство СПРД Синхронизация передачи ССАЛ Схема стыка с абонентской линией УАПП Универсальный асинхронный приемопередатчик УОС Управление обработкой сигнала ФАПЧ Фазовая автоподстройка частоты ЦАП Цифроаналоговый преобразователь ЦПЧ Цифровая промежуточная частота I Синфазная (составляющая сигнала) Q Квадратурная (составляющая сигнала) На фиг. 1 изображен предпочтительный вариант выполнения абонентского пункта согласно настоящему изобретению, который включает схему 10 интерфейса телефона, схему 11 кодека и ССАЛ, чип 12 процессора, быстродействующее ЗУ 13, медленнодействующее ЗУ 14, дешифратор 15 адреса, чип 16 КИХ, чип 17 ЦПЧ, ЦАП 18, АЦП 19, радиоустановку 20, схему 21 вызывного звонка и генератор 22.

Чип 16 КИХ, который является чипом ИСПО, связан с чипом 17 ЦПЧ линиями 23 и 24, с чипом 12 процессора - шиной 25 процессора и линией 26, с АЦП 19 - линией 27, с ССАЛ и схемой 11 кодека - линией 29, с радиоустановкой 20 - линией 30 и со схемой 21 вызывного звонка - линией 31.

Схема 10 интерфейса телефона связана с телефоном 32, который преобразует звуковые волны во входной речевой сигнал и преобразует речевой сигнал в звуковые колебания.

ССАЛ и схема 1 кодекса соединены со схемой 10 интерфейса телефона для преобразования входного речевого сигнала в цифровой входной сигнал полосы групповых частот, который образуется чипом 12 процессора.

В альтернативном варианте (не показан) чип процессора также соединен интерфейсом с УАПП для попеременного приема цифровых входных сигналов непосредственно от устройства Вх/Вых цифровых сигналов и передачи цифровых выходных сигналов непосредственно на него.

Чип 12 процессора включает процессор цифровых сигналов модели TMS320C25, который перекодирует групповой цифровой входной сигнал в соответствии с алгоритмом ОВЛП, формируя цифровые входные символы информации передатчика на шине процессора 25. Использование процессора цифровых сигналов для образования алгоритма ОВЛП описано в международной заявке PCT/US85/02168 (публикация WO 86/02726, 9 мая 1986 г.).

КИХ-фильтр чипа 16 КИХ фильтрует цифровые входные символы и выдает по линиям 24 на чип 17 ЦПЧ данные I, Q.

Чип 17 ЦПЧ интерполирует фильтрованные цифровые входные символы и модулирует цифровой сигнал промежуточной частоты интерполированными входными сигналами, формируя модулированный цифровой сигнал.

ЦАП 18 преобразует модулированный цифровой входной сигнал в модулированный аналоговый входной сигнал.

Радиоустановка 20 передает модулированный аналоговый входной сигнал на базовую станцию и принимает и демодулирует модулированный аналоговый выходной сигнал от базовой станции.

Генератор 22 является генератором свободного режима, который генерирует синхронизирующие сигналы для чипа 12 процессора.

Описание связи между абонентским пунктом и базовой станцией приведено в патенте США 4777633.

АЦП 19 преобразует демодулированный принятый аналоговый выходной сигнал в цифровой выходной сигнал, содержащий цифровые выходные символы.

Чип 12 процессора синтезирует групповой цифровой выходной сигнал из цифровых выходных символов. Синтез перекодированных символов ОВЛП посредством процессора цифровых сигналов также описан в международной публикации WO 86/02726. Чип 12 процессора также выполняет устранение эха, как описано в патенте США 4697261, выданном на имя David T.K. Wang и Philip J. Wilson.

Схема 11 ССАЛ и кодека преобразует групповой цифровой выходной сигнал в выходной речевой сигнал, который выдается схемой интерфейса телефона на телефон 32.

Чип 16 КИХ объединяет функции схемы в устройстве СБИС, что снижает стоимость производства абонентского пункта за счет исключения многих отдельных компонентов интегральной схемы со средней степенью интеграции.

Как показано на фиг. 2, чип 16 КИХ включает буфер 33 с разветвлением по выходу, внутренний декодирующий модуль 34, буфер 35 отсчетов ПРМ, регистры 36 управления и состояния, модуль 37 декодирования внешних адресов, модуль 38 сторожевого таймера, модуль 39 синхронизации ПРМ, модуль 40 синхронизации ПРД, фильтр 42 КИХ ПРД, модуль 44 синхронизации кодека и модуль 45 управления вызывным звонком.

Чип 16 КИХ производит генерирование метки кадра длительностью 45 миллисекунд, генерирование метки сегмента данных длительностью 11,25 миллисекунд, генерирование синхронизации символа с частотой 16 кГц, регулирование синхронизации, буферизацию отсчетов ПРМ, буферизациию символов ПРД, генерирование синхронизации кодека с частотой 8 кГц, декодирование интерфейса процессора, генерирование синхронизации вызывного звонка, декодирование внешнего адреса и генерирование сигнала установки в исходное положение сторожевого таймера. Чип 16 КИХ также буферизует два 5-разрядных символа ПРД на частоте 8 кГц. Чип 16 КИХ преобразует и фильтрует символы ПРД в символы данных I и Q, при этом каждый такой символ имеет 10 двоичных разрядов на частоте 160 кГц. Данные I и Q перемежаются и подаются на чип 17 ЦПЧ на частоте 320 кГц. Чип 16 КИХ также буферизует отсчеты данных ПРМ на частоте 64 кГц, а четыре отсчета данных ПРМ считываются чипом 12 процессора на частоте 16 кГц. Синхроимпульсы и сигналы генерируются чипом 16 КИХ из поступающего ведущего синхросигнала 3,2 МГц. Чип 12 процессора синхронизирован относительно этих частот данных путем прерывания символов и сегментов (информации), генерируемых чипом 16 КИХ. Строб синхронизации 8 кГц кодека и процессора и тактирование кодека генерируются чипом 16 КИХ и синхронизируются относительно времени поступающих отсчетов ПРМ. Чип 16 КИХ также генерирует управляющие и синхронизирующие сигналы для управления формой и синхронизацией звонкового напряжения, формируемого схемой 21 вызывного звонка. Модуль 38 сторожевого таймера генерирует сигнал установки в исходное положение в случае, когда чип 12 процессора не выполняет инструкции правильно.

Буфер 33 с разветвлением по выходу буферизует головной синхросигнал с частотой 3,2 МГц по линии 23а от чипа 17 ЦПЧ, опережающий синхросигнал с частотой 3,2 МГц, принятый по линии 23b от чипа 17 ЦПЧ, и сигнал установки в исходное положение по линии 51 от сторожевого таймера 38. Если не указано иное, вся синхронизация в чипе 16 КИХ осуществляется по синхросигналу 3,2 МГц, поступающего по линии 23а. Опережающий сигнал синхронизации 3,2 МГц по линии 23b опережает синхросигнал 3,2 МГц по линии 23а на один цикл опорного сигнала 21,76 МГц, который присутствует в чипе 17 ЦПЧ. Синхросигнал 3,2 МГц получают из опорного сигнала 21,76 МГц в чипе 17 ЦПЧ, и поэтому минимальная ширина импульса составляет 276 наносекунд. Опережающий синхросигнал 3,2 МГц, поступающий по линии 23b, выдается буфером 33 через внутреннюю линию 47 на фильтр 42 КИХ ПРД и модуль синхронизации кодека 44. Фильтр 42 КИХ ПРД реализован частично с помощью ПЗУ, которое является псевдо-статическим и при этом необходимо, чтобы его вход разрешения был дезактивизирован опережающим синхросигналом 3,2 МГц по линии 47 между последовательными обращениями.

Сигнал установки в исходное положение аппаратных средств по линии 51 устанавливает в исходное положение все внутренние схемы чипа 16 КИХ и производит установку в исходное положение аппаратных средств относительно модулей по фиг. 1.

Внутренние синхроимпульсы представляют собой либо буферизованные варианты ведущего синхросигнала 3,2 МГц, принятого по линии 23а, либо величины, полученные делением этого синхросигнала.

Модуль 34 декодирования внутренних адресов обеспечивает возможность чипу 12 процессора выбирать внутренние функции чипа 16 КИХ для управления такими функциями и определения их состояния. Модуль 34 декодирования внутренних адресов принимает адреса процессора и стробирующие импульсы процессора по шине 25. Модуль 34 декодирования внутренних адресов образует выходные сигналы на внутренней шине 48.

Выходные сигналы на шине 48 от модуля 34 декодирования внутренних адресов включают сигнал возможности считывания для буфера 35 отсчетов ПРМ, управляющий сигнал записи и сигналы считывания состояния для регистров 36 управления и состояния, сигнал записи для фильтра 42 КИХ ПРД, сигналы записи синхронизации и интервала для модуля 39 синхронизации ПРМ, сигнал записи для модуля 40 синхронизации ПРД, управляющие сигналы для модуля 42 фильтра КИХ ПРД и буфера 35 отсчетов ПРМ и сигнал стробирования усиления, по которому модуль 39 синхронизации ПРМ устанавливает синхронизацию интервала в исходное положение. В любой момент времени активным является только один из соответствующих сигналов считывания или записи на шине 48 от модуля 34 декодирования внутренних адресов.

Буфер 35 отсчетов ПРМ по линии 27а принимает четыре отсчета для каждого времени символа ПРМ от АЦП 19 на частоте 64 кГц, загружает в буфер до двух символов данных, которые в целом представляют собой восемь отсчетов, и затем посылает такие отсчеты данных на чип 12 процессора по шине 25 процессора. Буфер 35 отсчетов ПРМ реализован на двухстраничном ЗУ с произвольной выборкой. Буфер 35 отсчетов ПРМ принимает сигнал возбуждения считывания по внутренней шине 48 от модуля 34 декодирования внутренних адресов и сигнал стробирования записи по внутренней линии 49 от модуля 39 синхронизации ПРМ.

Регистры 36 управления и состояния позволяют чипу 12 процессора управлять внутренними функциями чипа 16 КИХ, а также считывать состояние фильтра 42 КИХ ПРД и буфера 35 отсчетов ПРМ и другие внутренние сигналы. Управляющие сигналы выдаются чипом 12 процессора на шину 25 процессора, а индикации состояния исходят из разных внутренних модулей чипа 16 КИХ. Индикации состояния подаются на чип 12 процессора по шине 25 процессора. Индикации состояния представляют собой недогрузку ПРМ, перегрузку ПРМ, недогрузку ПРД, перегрузку ПРД, пуск группы данных, начало сегмента в ПРМ, синхронизацию ПРД символа, синхронизацию ПРМ символа и переполнение КИХ-фильтра ПРД.

Управляющие сигналы, которые выдаются управляющими регистрами 36 на внутренние схемы по внутренней шине 48, включают следующие: возбудить ПРД, уровень модуляции, возбудить вызывной звонок, установить в исходное положение программные средства, три состояния и стробирование сторожевого таймера.

Сигнал Возбудить ПРД указывает начало сегмента ПРД, основанного на задержке ПРД, установленной в модуле 40 синхронизации ПРД.

Сигнал Уровень модуляции подается на модуль 39 синхронизации ПРМ и определяет, будет ли длительность сегмента (интервала) составлять 180 или 360 символов.

Сигнал Установки в исходное положение программных средств позволяет чипу 12 процессора устанавливать в исходное положение внутренние функции в чипе 16 КИХ.

Сигнал Возбудить вызывной звонок позволяет чипу 12 процессора включать или выключать схему 21 вызывного звонка. Этот сигнал образует двухсекундный и четырехсекундный такт для звонкового сигнала.

Стробирование сторожевого таймера позволяет чипу 12 процессора устанавливать в исходное положение модуль сторожевого таймера для сохранения аппаратных средств в исходном состоянии и предотвращения от случайных воздействий.

Чип 12 процессора принимает сигнал прерывания синхронизации ПРМ от модуля 39 синхронизации ПРМ по линии 26с, когда данные записаны в первые четыре ячейки двухстраничного ОЗУ буфера 25 отсчетов ПРМ. Чип 12 процессора затем считывает отсчеты ПРМ из первых четырех ячеек двухстраничного ОЗУ через шину 25 процессора. В этот момент отсчеты записываются в следующие четыре ячейки двухстраничного ОЗУ на частоте 64 кГц. Событие 16 кГц является производным от события 64 кГц, которое поддерживает события считывания и записи синхронизированными. Это обеспечивает то, что операции считывания и записи не происходят в одно и то же время в любой одной ячейке ЗУ, а также обеспечивает адекватное время срабатывания от чипа 12 процессора.

Буфер символа ПРД в фильтре 42 КИХ ПРД принимает символы ПРД от чипа 12 процессора через шину 25 процессора и буферизует до двух символов ПРД. Чип 12 процессора прерывается на каждый другой период времени символа ПРД, чтобы записать еще два символа в буфер символов ПРД.

Буфер символов ПРД в фильтре 42 КИХ ПРД принимает сигнал записи через внутреннюю шину 48 от модуля 34 декодирования внутренних адресов.

После каждого сигнала прерывания синхронизации ПРД на частоте 8 кГц по линии 26а чип 12 процессора производит контрольное считывание двух 5-разрядных символов ПРД. Данные находятся в формате кода Грея ОФМн. Буфер символов ПРД подает на выход символ каждые 16 кГц для обработки фильтром 42 КИХ ПРД. Эти данные буферизуются дважды благодаря асинхронизму между чипом 16 КИХ и чипом 12 процессора. Значение последних данных повторяется, пока не будут записаны новые данные. Нулевые данные не могут повторяться таким образом. Буфер символов ПРД стирается во время установки в исходное положение.

Во время тренировки чип 12 процессора посылает на чип 16 КИХ фиксированную последовательность символов. Чип 16 КИХ выполняет фильтрование КИХ на этих символах и выводит на выход пары I, Q для чипа 17 ЦПЧ.

Радиоустановка 20 передает данные обратно на АЦП 19. Отсчеты считываются чипом 12 процессора, как и в режиме под управлением центрального процессора, и регулируются коэффициенты фильтра ПРМ процессора, реализованные в чипе 12 процессора. Модулями 39 и 40 синхронизации ПРМ и ПРД генерируется только синхронизация, имеющая важное значение для тренировки.

Модуль 39 синхронизации ПРМ генерирует все опорные синхроимпульсы и стробимпульсы для обработки символов ПРМ. Синхронизация регулируется чипом 12 процессора таким образом, что обработка может синхронизироваться для отсчетов ПРМ, принятых по линии 27а от базовой станции. Модуль 39 синхронизации ПРМ включает схему частичной синхронизации синхронизатора ПРМ и схему синхронизации временного сегмента ПРМ. Назначение этих двух схем состоит в синхронизации тактирования приема модема в чипе 12 процессора для отсчетов ПРМ, принятых по линии 27а от базовой станции и через АЦП 19, а также для регулирования модуля 40 синхронизации ПРД и модуля 44 синхронизации кодека.

Модуль 39 синхронизации ПРМ работает на частоте 3,2 МГц и на его вход по шине 25 процессора поступают следующие управляющие сигналы от чипа 12 процессора: сигнал стробирования АМ, сигнал записи синхронизации интервала ПРМ и сигнал разрядного слежения ПРМ.

Модулем 39 синхронизации ПРМ генерируются несколько выходных сигналов. Стробимпульс записи на частоте 64 кГц выдается по линии 49 для управления записью в буфер 35 отсчетов ПРМ. Стробирующий сигнал синхронизации АЦП на частоте 64 кГц выдается по линии 27b на АЦП 19 для синхронизации его работы. Стробсигнал 8 кГц также выдается на модуль синхронизации кодека 44 по линии 52. Сигнал прерывания синхронизации ПРМ на частоте 16 кГц по линии 26с и сигнал прерывания начала сегмента ПРМ по линии 26b являются выходными сигналами, поступающими на чип 12 процессора. Стробимпульс синхронизации перед интервалом ПРМ выдается по линии 54 для управления модулем 40 синхронизации ПРД.

Схема частичной синхронизации в модуле 39 синхронизации ПРМ устанавливается чипом 12 процессора для генерирования пуска сигнала прерывания интервала ПРМ по линии 26b. Чип 12 процессора определяет местоположение открытия усилителей (сигнал стробирования, передаваемый базовой станцией во время обращения). Когда чип 12 процессора обнаруживает сигнал стробирования АМ, схема синхронизации сегмента в модуле 39 синхронизации ПРМ устанавливается в исходное положение по сигналу от чипа 12 процессора. Это выравнивает метки кадра данных и сегмента относительно сигнала стробирования АМ. Метка кадра данных представляет собой импульс длительностью 62,5 мкс, появляющийся каждые 45 мс. Метка сегмента представляет собой импульс длительностью 62,5 мкс, повторяющийся каждые 11,25 мс или 22,5 мс в режиме КФМн.

Поступающие символы ПРМ демодулируются чипом 12 процессора, и при необходимости далее регулируется синхронизация. Для регулирования синхронизации символов ПРМ с частотой 16 кГц чип процессора выдает команду на схему частичной синхронизации (слежение разряда) сократить или удлинить строб 64 кГц до пятидесяти периодов частоты 3,2 МГц.

Чип 12 процессора контролирует отношение символов ПРМ к кадровой синхронизации и осуществляет регулировки относительно синхронизации ПРМ с частотой 16 кГц соответственно. Когда синхронизация ПРМ отрегулирована, метки кадра и сегмента данных также изменяются, поскольку они исходят из синхронизации ПРМ.

Для сохранения числа отсчетов импульсно-кодовой модуляции (ИКМ), выдаваемых на и со схемы 11 ССАЛ и кодека, синхронизированной относительно синхронизации кадра данных, модуль 39 синхронизации ПРМ управляет модулем 44 синхронизации кодека.

Модуль 40 синхронизации ПРД включает схему задержки ПРД и схему синхронизации управления ПРД. Эти схемы генерируют сигнал прерывания синхронизации ПРД, который передается на чип 12 процессора по линии 26а. Модуль 40 синхронизации ПРД синхронизирован относительно модуля 39 синхронизации ПРМ посредством строба синхронизации перед интервалом данных ПРМ, который выдается на модуль синхронизации ПРД модулем 39 синхронизации ПРМ по линии 54 и используется для установки в исходное положение схемы задержки ПРД, которая, в свою очередь, генерирует метку сегмента данных ПРД. Синхронизация синхронизатора ПРД основана на внутреннем синхронизаторе 3,2 МГц.

Чип 12 процессора управляет схемами задержки ПРД и синхронизации ПРД путем выдачи управляющих сигналов записи данных ПРД по шине 25 процессора.

Модуль 40 синхронизации ПРД передает управляющий сигнал приема/передачи по линии 30 на радиоустановку 20. Этот сигнал определяет, будет ли радиоустановка передавать или принимать данные.

Модуль 40 синхронизации ПРД также управляет сдвигом символов ПРД, адресацией ПЗУ, синхронизацией накопления и запоминания произведения I, Q для выхода на чип 17 ЦПЧ.

Модуль 40 синхронизации ПРД передает управляющие сигналы по линии 56 для удерживания фильтра 42 КИХ ПРД синхронизированным относительно символов ПРД и сегмента данных. Такая синхронизация достигается в соответствии с меткой синхронизации сегмента данных ПРД. После установления исходного положения модуль 40 активно генерирует управляющие сигналы по линии 56 после того, как начался сегмент данных ПРД.

Модуль фильтра 42 КИХ ПРД включает ПЗУ, которое реализует фильтр КИХ путем образования произведений I и Q в ответ на адресацию к ПЗУ для просмотра путем объединения символов ПРД, принятых от чипа 12 процессора по шине 25 процессора, и подсчетов коэффициентов СИНУСА и КОСИНУСА, образуемых счетчиком в модуле 42 фильтра КИХ ПРД. Фильтр 42 КИХ ПРД накапливает шесть последовательных произведений данных I и Q и запоминает результаты для выдачи на чип 17 ЦПЧ по линии 24а.

Минимальная частота, необходимая для работы фильтра 42 КИХ ПРМ, определяется частотой символа (16 кГц), умноженной на число (2) отсчетов I и Q, умноженное на число (10) коэффициентов, умноженное на число (6) отводов, и составляет 1,92 МГц. Ведущая синхронизация 3,2 МГц удовлетворяет этому требованию минимальной частоты. Периоды ожидания добавляются для компенсации времени быстрого исполнения.

Модуль 40 синхронизации ПРД синхронизируется на частоте синхронизации 3,2 МГц, которая определяет период одного состояния. Так как эта частота синхронизации больше, чем требуемый минимум 1,92 МГц, фильтр 42 КИХ ПРД генерирует сигналы для первых шести из десяти периодов состояния.

Каждый новый символ ПРД должен загружаться в кольцевой буфер в фильтре 42 КИХ ПРД на частоте 16 кГц. Новый символ ПРД и прежние пять символов ПРД загружаются в кольцевой буфер. Наиболее старший символ ПРД выпадает, когда новый символ ПРД сдвигается в это место. Выходная частота фильтра 42 КИХ ПРД составляет 320 кГц. Из каждого символа ПРД генерируются десять величин данных I и десять величин данных Q. В таблице 1 показано, каким образом из каждой 5-разрядной величины могут выделяться разряды I, Q и отсутствия информации.

Данные в кольцевом буфере циклически сдвигаются каждые 6 из 10 состояний. Один новый символ ПРМ и пять прежних символов ПРМ находятся в кольцевом буфере в течение двадцати из этих десяти периодов состояния. Коэффициентная часть адресов ПЗУ также увеличивается каждые шесть из десяти периодов состояния. Сумматор в фильтре 42 КИХ ПРД суммирует результаты каждого произведения данных I, выданных ПЗУ для каждого из шести периодов состояния. Поэтому регистр сумматора очищается для первого сложения, и результат каждого последующего сложения синхронизируется в регистр обратной связи сумматора таким образом, что он может складываться с вновь полученным произведением. После того, как произойдет шесть сложений, результат вводится в работу в выходном сдвиговом регистре. То же самое происходит в отношении тех же коэффициентов и произведений данных Q, полученных из ПЗУ для каждого символа ПРД.

Строки адресов ПЗУ обеспечивают возможность поиска шестидесяти коэффициентов КОСИНУСА и шестидесяти коэффициентов СИНУСА в отношении четырех возможных индексов данных I, Q. Для этого необходимо семь адресных строк для коэффициентов и две адресные строки для данных I, Q. Для выходного сигнала фильтра КИХ требуется 10 бит. Два дополнительных бита требуются для поддержания точности фракционной части просмотровой величины. В связи с этим размер ПЗУ должен составлять 512х12. СДР индекса данных I, Q подается в обоход ПЗУ на схему единичных дополнений, которая принуждает выход ПЗУ инвертироваться.

Если символ, адресующий ПЗУ, является символом отсутствия (информации), бит отсутствия управляет четырьмя из семи строк адресов коэффициентов. Так как для поиска коэффициента используется семь строк адресов, это этого необходимо 128 ячеек. Требуется только 120 коэффициентов. Благодаря этому неиспользуемыми остаются восемь ячеек. В эти ячейки загружаются нулевые величины, так что информация нулей может быть легко выведена на выход из ПЗУ.

Функция дополнения до двух реализуется путем использования единичного дополнения и переноса логической 1 в последующий сумматор. Выход сумматора обходит вход сумматора для последовательных сложений или выводится через мультиплексор на выходной сдвиговый регистр. Выход округляется путем использования только десяти старших разрядов.

Выходы кольцевого буфера фильтра КИХ ПРД устанавливаются на нуль после установки в исходное положение. Это дает возможность обрабатывать нулевую информацию, пока не будут загружены новые величины символов ПРД. Первыми обрабатываются данные I, за которой следует обработка данных Q.

Сигнал прерывания синхронизации ПРД происходит только в течение интервала информации ПРД. Процессор не знает, когда начинается или кончается интервал ПРД иначе, как путем реагирования на это прерывание. Сигнал может иметь активную низкоуровневую длительность одного цикла синхронизации 3,2 МГц, чтобы гарантировать, что прерывание не является активным, как только оно использовано. Прерывание синхронизации ПРД происходит каждый раз с другим символом (16 кГц/2).

Прерывание синхронизации ПРМ происходит в отношении полной группы (блока) данных. Чип 12 процессора маскирует это прерывание путем использования метки интервала ПРМ в качестве маски. Прерывание синхронизации ПРМ имеет активную низкоуровневую длительность одного цикла синхронизации 3,2 МГц.

Прерывание начала интервала ПРМ происходит каждые 11,25 миллисекунд и имеет активную низкоуровневую длительность одного цикла синхронизации 3,2 МГц.

Каждый сигнал прерывания принудительно переводится в неактивное высокое состояние после установки в исходное положение.

Модуль 44 синхронизации кодека генерирует стробы синхронизации и посылает необходимый синхросигнал по линиям 29 на схему 11 ССАЛ и кодека, чтобы вызвать передачу 8 бит данных между кодеком и процессором на частоте 8 кГц. Кодек 11 принимает и передает 8 бит данных каждые 8 кГц. Модуль 44 синхронизации кодека посылает сигнал синхронизации кодека по линии 29а и синхроимпульс кодека по линии 29b. Синхросигнал кодека по линии 29а генерируется на частоте 1,6 МГц путем деления посланного синхроимпульса 3,2 МГц на два. Импульс 8 кГц одного периода 3,2 МГц принимается от схемы 39 синхронизации ПРМ и повторно синхронизируется для одного периода 1,6 МГц, и таким образом гарантируется реализация по отношению нарастающих фронтов синхроимпульса 1,6 МГц. С помощью этих двух сигналов достигается передача данных ИКМ между кодеком 11 и чипом 12 процессора. Это позволяет синхронизировать данные ИКМ абонента относительно данных ИКМ базовой станции.

Модуль 45 управления вызывным звонком реагирует на управляющий сигнал возбуждения звонка, генерируемый в чипе 12 процессора и идущий из регистра 36 состояния и управления по внутренней шине 48 путем генерирования сигнала прямоугольного колебания частотой 20 Гц по линии 31а и двух сигналов управления фазой на частоте 80 кГц: фаза А по линии 31b и фаза В по линии 31с, и передачи этих сигналов на схему 21 вызывного звонка. Сигнал прямоугольного колебания частотой 20 Гц по линии 31а управляет полярностью напряжения звонка, образованного схемой 21 вызывного звонка для схемы 10 интерфейса телефона. Фазовые сигналы частотой 80 кГц по линиям 31b и 31с управляют шириной импульса модулируемого источника питания в схеме 21 вызывного звонка.

Установка в исходное положение или сигнал на звонок ССАЛ по линии 29с от части ССАЛ схемы 11 ССАЛ и кодека выключает или игнорирует эти сигналы по линиям 31а, 31b, 31с после того, как сигнал возбуждения звонка, поступающий от чипа 12 процессора, включит их. Это обеспечивает то, что вызывной звонок выключен, если происходит установка в исходное положение или телефонная трубка снимается с рычага.

Так как схема 21 вызывного звонка генерирует высокое напряжение и рассеивает много энергии, это напряжение не генерируется, за исключением тех случаев, когда требуется чипом 12 процессора.

Модуль 39 декодирования внешних адресов генерирует выборки чипа по шине 25 процессора, которые используются чипом 12 процессора для доступа к чипу 17 ЦПЧ, аппаратным средствам УАПП, медленно действующему СППЗУ 14 в отдельных различных адресных сегментах. Чип 12 процессора образует восемь строк адресов СДР, пространство для данных и программные сигналы пространства. Они декодируются для генерирования соответствующих выборок чина.

Модуль 38 сторожевого таймера генерирует импульс длительностью 50 миллисекунд установки в исходное положение аппаратных средств по линии 51, который устанавливает в исходное положение все модули 16 чипа КИХ и все модули абонентских станций на фиг. 1. Модуль 38 сторожевого таймера генерирует импульс, если он не установлен в исходное положение в период 512 миллисекунд сигналом стробирования сторожевого таймера, образуемого по шине 48 посредством регистров 36 управления и состояния.

Чип 17 ЦПЧ соединен интерфейсом с чипом 12 процессора с помощью шины 25 процессора, с чипом 16 КИХ - посредством линий 23 и 24, с ЦАП 18 - посредством линии 71 и с генератором в радиоустановке 20 - посредством линии 72.

Генератор в радиоустановке 20 генерирует ведущий синхросигнал 21,76 МГц по линии 71 на чип 17 ЦПЧ.

Как показано на фиг. 3, чип 17 ЦПЧ включает генератор 60 синхроимпульсов, модуль 61 декодирования процессора, модуль 62 интерфейса чипа КИХ, интерполятор 63, управляющий регистр 64, настроечные регистры 65, фазовый сумматор 66 ПЦС, модуль 67 генерирования СИНУСА и КОСИНУСА ПЦС, модулятор 68 и формирователь шума 69. В комбинации фазовый сумматор 66 ПЦС и генератор 67 СИНУСА и КОСИНУСА ПЦС образуют прямой цифровой синтезатор (ПЦС) для цифрового синтезирования цифрового сигнала промежуточной частоты.

Чип 17 ЦПЧ является чипом ИСПО, который функционирует как ЗУ данных процессора.

Чип 17 ЦПЧ функционирует в одном из двух рабочих режимов: режиме генерирования модулированной несущей и режиме чистой несущей. В режиме генерирования модулированной несущей групповые данные вводятся в область I, Q, и эти данные используются для модулирования чистой несущей, образованной функцией ПЦС чипа 17 ЦПЧ. В режиме генерирования чистой несущей входы групповых данных игнорируются, а немодулированная несущая из ПЦС подается на ЦАП 18.

Генератор 60 синхроимпульсов генерирует все тактирующие и синхронизирующие сигналы в чипе 17 ЦПЧ, а также генерирует синхросигнал 3,2 МГц и опережающий синхросигнал 3,2 МГц, которые подаются на чип 16 КИХ по линиям 23а и 23b. Два первичных синхросигнала, используемых в чипе 17 ЦПЧ, являются синхросигналом 21,76 МГц и сигналом стробирования интерполяции 2,56 МГц. Синхросигнал 3,2 МГц используется внутри схемы для сдвига данных I и Q по линии 24а из чипа 16 КИХ в модуль 62 интерфейса КИХ.

Генератор 60 синхросигналов буферизует синхросигнал 21,76 МГц, принятый по линии 72 от генератора в радиоустановке 20, и выдает буферизованный синхросигнал 21,76 МГц по линии 71а. Такая буферизация производится для образования достаточной возбуждающей способности у внутренних функций и сведения до минимума фазового сдвига хронирующих импульсов. Буферизованный синхросигнал 21,76 МГц также яв