Способ управления энергетическим запасом линии связи и система для его осуществления

Способ управления энергетическим запасом линии связи и система для его осуществления

Реферат

 

В системе связи приемный узел оценивает частоту ошибок по битам и точность этой оценки на основе одного пакета сигнала информационного обмена. В соответствии с оценкой точности частоты ошибок по битам выбирается подходящее правило принятия решения. Имеются различные правила принятия решения для получения посредством этих решений необходимых результатов. Предпочтение отдается принятию решения в соответствии с оценкой точности частоты ошибок по битам. Выбранное правило принятия решения оценивается исходя из количественной оценки частоты ошибок по битам. В соответствии с этой оценкой на передающий узел может быть направлена команда увеличить или уменьшить уровень мощности его передачи. Кроме того, частота ошибок по битам может измеряться, и эти измерения используются для проверки пригодности правил принятия решения. Технический результат, достигаемый при реализацин изобретения, состоит в обеспечении регулирования уровней мощности в системах связи на пакетной основе. 3 с. и 17 з.п. ф-лы, 8 ил.

Изобретение относится к системам связи с адаптивным управлением мощностью передачи для обеспечения требуемого энергетического запаса линии связи.

Характеристика известного уровня техники В современных системах связи обычно поддерживается равновесие между качеством передаваемого сигнала и риском появления помех. Желательно иметь как можно более высокое качество сигнала, поскольку высокое качество сигнала наилучшим образом обеспечивает правильный прием передаваемой информации. Многие факторы оказывают влияние на качество сигнала на приемной стороне. Эти факторы включают уровень мощности передачи, конструкцию и ориентацию передающей и приемной антенн, расстояние между передатчиком и приемником, условия окружающей среды, фоновый шум или помехи и т.п. Однако при прочих равных факторах более высокий уровень мощности передачи обычно обеспечивает повышение качества сигнала, и в системах связи обычно используется насколько возможно высокий уровень мощности передачи для достижения хорошего качества сигнала на приемной стороне.

С другой стороны, во многих системах связи одновременно пытаются минимизировать уровень мощности передачи. В системах с питанием от батарей минимизация мощности передачи сберегает ресурс батарей. Кроме того, действующие нормативы и схемы повторного использования частот требуют использования более низких уровней мощности для предотвращения взаимных помех другим каналом связи, пространственно удаленным от данного приемника и передатчика, но работающим в том же самом частотном спектре.

Таким образом, в системах связи осуществляется управление уровнями мощности для удовлетворения противоречивых требований высокого качества сигнала и отсутствия помех. Для удовлетворения таких требований многие системы связи нуждаются в поддержании мощности передачи на уровнях, достаточных для обеспечения адекватного качества сигнала на приемной стороне, но не выше. Однако факторы, влияющие на качество сигнала, могут в любой момент измениться. Например, взаимное перемещение передатчика и приемника, дождь, помехи и другие факторы могут привести к быстрому изменению качества сигнала. Таким образом, многие системы связи нуждаются в регулировании уровней мощности передачи в реальном времени для компенсации различных факторов, влияющих на качество сигнала.

В известных системах цифровой связи для обеспечения индикации качества принимаемого сигнала используется параметр частоты ошибок по битам. Параметр частоты ошибок по битам, привязанный к передатчику, потенциально может оказаться полезным при регулировании уровней мощности передачи. Частота ошибок по битам может быть измерена путем передачи кодов для обнаружения и исправления ошибок вместе с обычными данными и подсчета ошибок, обнаруживаемых посредством применения схемы коррекции ошибок. Однако этот способ измерения часто требует передачи десятков тысяч символов, прежде чем будет получена достоверная мера частоты ошибок по битам. В системах связи, где данные обычно передаются в пакетах, может пройти много времени, прежде чем можно будет получить надежные измерения частоты ошибок по битам. Этот большой промежуток времени делает такой способ измерения слишком нечувствительным для его использования при регулировании мощности передачи в реальном времени.

В других известных системах частота ошибок по битам оценивается быстрее, чем ее можно измерить посредством непрерывного контроля коррекции ошибок. Обычным путем частота ошибок по битам может быть оценена путем интегрирования шумовой функции на постоянном временном интервале, кадре или количестве символов либо путем интегрирования шумовой функции по произвольному числу символов и деления значения накопленной суммы на количество символов, по которому производилось интегрирование. В частности, если данные передаются в пакетах переменной длины, использование постоянных периодов нежелательно. В таких случаях постоянный период интегрирования ограничивается в худшем случае наиболее коротким имеющимся периодом, а самый короткий период интегрирования дает наименее точную оценку частоты ошибок по битам. Способ деления значения накопительной суммы на число символов, по которым производилось интегрирование, также нежелателен. Операции деления обычно являются сложными и реализуются с большими затратами. Кроме того, определенные таким образом оценки частоты ошибок по битам различаются по точности.

Сущность изобретения Задачей настоящего изобретения является создание улучшенных системы и способа для управления энергетическим запасом линии связи.

Преимуществом изобретения является то, что настоящее изобретение обеспечивает регулирование уровней мощности в соответствии с параметром, который характеризует точность функции оценки частоты ошибок по битам.

Другим преимуществом является то, что изобретение обеспечивает регулирование уровней мощности в системах связи на пакетной основе и дает возможность использования пакетов переменной длины.

Еще одним преимуществом является то, что настоящее изобретение предусматривает использование определенного правила принятия решения по управлению уровнем мощности, которое соответствует точности функции оценивания текущей частоты ошибок по битам, а также измерение частоты ошибок по битам для оценки применимости правил принятия решения по управлению уровнем мощности передачи.

Перечисленные выше и другие преимущества настоящего изобретения достигаются в способе управления энергетическим запасом линии связи для сигнала обмена данными, передаваемого на некотором уровне мощности. Способ предусматривает определение первого параметра, который соответствует оценке частоты ошибок по битам. Определяется второй параметр, характеризующий точность первого параметра. Уровень мощности регулируется в соответствии с первым и вторым параметрами.

Краткое описание чертежей Более полное представление о настоящем изобретении можно получить из подробного описания изобретения и формулы изобретения при их рассмотрении со ссылками на чертежи, на которых сходные элементы обозначены одинаковыми позициями. При этом на чертежах представлено следующее: Фиг. 1 - блок-схема система связи, в которой может быть осуществлено настоящее изобретение; Фиг. 2 - схема формата данных пакета сигналов связи; Фиг. 3 - блок-схема приемника, используемого в предпочтительном варианте осуществления настоящего изобретения; Фиг. 4 - фазовая диаграмма для используемого способа модуляции; Фиг. 5 - блок-схема процедуры обработки при действительном завершении приема пакета, выполняемой контроллером; Фиг. 6 - графическое представление разных правил принятия решений, которые могут быть использованы в ситуациях, когда оцениваемые параметры частоты ошибок по битам имеют разную степень точности; Фиг. 7 - блок-схема процедуры обработки при проверке состояния приемника, осуществляемой контроллером; и Фиг. 8 - блок-схема процедуры обработки принятой команды, осуществляемой контроллером.

Подробное описание предпочтительных примеров осуществления изобретения На фиг. 1 представлена блок-схема системы связи 10. В предпочтительном варианте осуществления система 10 представляет собой систему обмена данными, в которой сигналы обмена цифровыми данными 12 передаются между первым и вторым узлами радиосвязи 14. На фиг. 1 показаны узлы 14, имеющие сходную конструкцию, для реализации целей настоящего изобретения. Однако узлы 14 не обязательно должны быть идентичны друг другу, например один узел может быть сконструирован для размещения на спутнике, в то время как другой может быть сконструирован для размещения на земле. Как вариант, один узел может быть сконструирован для размещения на передвижном или портативном, питающемся от батарей оборудовании, в то время как другой может быть сконструирован в виде стационарной установки с питанием от сети электроснабжения. Каждый узел 14 включает контроллер 16, соединенный с памятью 18. Контроллер 16 представляет собой микропроцессор либо другое программируемое устройство управления, управляемое по программным командам, находящихся в соответствующей памяти 18. В памяти 18, кроме того, хранятся таблицы, списки, базы данных и/или другие переменные, используемые в процедурах обработки данных во время нормальной работы узлов 14. Контроллер 16 подсоединен к передатчику 20 и приемнику 22, каждый из которых связан с антенной 24. Контроллер 16 обеспечивает управление данными передатчика 20 и приемника 22, включая команды для программирования или регулирования уровней мощности, на которых передатчик 20 передает сигналы информационного обмена 12, причем эти данные могут включать команды настройки канала. Контроллер 16, кроме того, обеспечивает данные, которые передаются от узла 14, и производит оценку данных, принимаемых в узле 14.

Хотя это и не показано, узлы 14 могут включать дополнительное оборудование, не имеющее непосредственное отношение к настоящему изобретению, например узлы 14 могут содержать вокодеры, акустические системы и микрофоны для работы в качестве терминалов для речевой связи или узлы 14 могут включать дополнительные передатчики 20 и приемники 22 для работы в качестве коммутационных устройств сети связи, транслируя данные, получаемые с одного, приемного порта на другой, передающий порт.

На фиг. 2 показан пример формата данных сигнала связи 12. В предпочтительном варианте реализации сигнал 12 представляет собой пакет, а не непрерывный сигнал, и далее на него будут даваться ссылки на пакет 12. Временной интервал, занимаемый пакетом 12, может сильно различаться. Данные могут передаваться посредством относительного фазового сдвига между квадратурными компонентами I и Q сигнала или пакета 12 с использованием любого из хорошо известных способов модуляции данных.

Преамбула 26 пакета 12 передает данные, обеспечивающие синхронизацию приемника 22 (фиг. 1) модуляционными данными. Вслед за преамбулой 26 некоторое количество символов 28 несет соответствующий объем данных. Специалистам должно быть понятно, что символ 28 представляет собой дискретный временной интервал, в течение которого передается заранее заданное количество бит, например при квадратурной фазовой манипуляции (QPSK) во время каждого символа 28 передается два бита данных. Количество символов 28 в пакете 12 может меняться от пакета к пакету.

Данные, передаваемые пакетом 12 в символах 28, предпочтительно включают коды обнаружения и коррекции ошибок, причем эти функции реализуются посредством сверточного кодирования либо каким-либо иным способом. Такие коды с обнаружением ошибок могут декодироваться в приемнике 22 для исправления ошибок, появляющихся к моменту демодуляции пакета 12.

На фиг. 3 представлена блок-схема приемника 22 для любого из узлов 14 (фиг. 1). Сигнальный пакет 12 (фиг. 1, 2) принимается антенной 24. Антенна 24 подсоединена к высокочастотному (ВЧ) блоку 30. ВЧ блок 30 использует известные способы для демодуляции сигнала 12 в полосу частот модулирующих сигналов и достижения синхронизации как на несущей частоте, так и битовой синхронизации. Квадратурные составляющие полосы частот модулирующих сигналов сигнала 12, формируемые ВЧ блоком 30, выдаются на выходы I и Q. Выход символьной синхронизации обеспечивает тактовый сигнал, который отслеживает символы 28 (фиг. 2). Сигнал синхронизации активизируется тогда, когда осуществлена синхронизация ВЧ блока 30 по пакету 12, а сигнал активизации пакета появляется, когда обнаруживается пакет 12.

На фиг. 3 не показаны соединения для синхросигнала символа, генерируемого ВЧ блоком 30, поскольку синхросигнал символа запускает фактически все схемы в приемнике 22 хорошо известным способом.

Выход I ВЧ блока 30 соединен с аналого-цифровым преобразователем (АЦП) 32, а выход Q ВЧ блока 30 подсоединен к АЦП 34. АЦП 32, 34 оцифровывают I, Q сигналы, так что каждому символу 28 соответствует одна I-выборка и одна Q-выборка. Выходы АЦП 32, 34 подсоединены к блоку оценки частоты ошибок по битам 36 и к измерителю частоты ошибок по битам 38.

Блок оценки частоты ошибок по битам 36 обычно определяют значение, соответствующее количеству ошибок, появляющихся в течение нескольких символов 28. Это значение соответствует оценке частоты ошибок по битам, которая не обязана быть точно равной истиной частоте ошибок по битам. Как будет более подробно рассмотрено ниже, может быть запрограммирована таблица правил принятия решения для корректировки различных математических соотношений, которые могут иметь место между этим значением и действительной оценкой частоты ошибок по битам. Таким образом, реализация блока оценки частоты ошибок по битам 36 может быть упрощена посредством отказа от формирования числа, точно равного оценке частоты ошибок по битам. Очевидно, что среди ошибок могут быть фазовые ошибки, амплитудные ошибки или сочетание обеих и что фазовая ошибка может быть обнаружена как амплитудная и наоборот. Рассматриваемые здесь ошибки относят к амплитудным ошибкам, имея в виду, что термин "амплитудная ошибка" может также включать в себя или представлять собой фазовые ошибки.

I-, Q-выборки от АЦП 32, 34 подаются соответственно на идентификаторы амплитудной ошибки 40, 42 блока оценки частоты ошибок по битам 36. Каждый из идентификаторов амплитудной ошибки 40, 42 определяет разность между принятой квадратурной составляющей и ее теоретическим значением.

На фиг. 4 показана фазовая диаграмма, иллюстрирующая работу идентификаторов амплитудной ошибки 40, 42. На фиг. 4 показан для иллюстрации набор фаз для QPS K-модуляции, однако настоящее изобретение не ограничивается этим единственным способом модуляции. Теоретические, идеальные фазовые соотношения показаны на фиг. 4 для X и представляют фазовые соотношения, которые обнаруживались бы в приемнике 22 для четырех различных состояний данных, если бы до или во время демодуляции не вводились шумы, ошибки или иные погрешности. Однако шумы, ошибки и другие погрешности неизбежно вводятся в действительные сигналы, и фаза, определяемая в приемнике 22, обычно не соответствует идеальному теоретическому соотношению. Примеры двух таких действительных фазовых соотношений 44, 46 показаны точками на фиг. 4. Во время любого одного символа 28 (фиг. 2), разумеется, имеет место только одно фазовое соотношение, и соотношения 44, 46 показывают примеры для двух произвольных символов 28.

Идентификатор амплитудной ошибки 40 I-компоненты (фиг. 3) формирует значение, представляющее I-компоненту разности между действительным фазовым соотношением 46 или 44 и ближайшим идеальным теоретическим соотношением. Эта разность или ошибка показана на фиг. 4 в виде векторов 48, 50. Подобным же образом идентификатор амплитудной ошибки 42 Q-компоненты (фиг. 3) формирует значение, представляющее Q-компоненту разности между действительным фазовым соотношением 44 и 46 и ближайшим идеальным теоретическим соотношением. На фиг. 4 эта разность или ошибка показана векторами 52, 54. Как показано на фиг. 4, амплитудные ошибки представлены величинами, которые могут быть положительными или отрицательными.

В соответствии с фиг. 3 амплитудные ошибки от идентификаторов ошибок 40, 42 подаются каждая со своим знаком на амплитудные схемы, такие как схемы возведения в квадрат 56, 58 соответственно. Для каждого символа 28 обеспечивается одна I-ошибка и одна Q-ошибка. Схемы возведения в квадрат 56, 58 преобразуют значения ошибок со знаком в амплитудные значения без знака посредством операции возведения в квадрат. Однако в качестве альтернативных вариантов могут быть использованы другие амплитудные преобразования, например, по абсолютному значению. Для каждого символа амплитудное значение I, сформированное схемой возведения в квадрат 56, складывается в сумматоре 60 с амплитудным значением Q, сформированным схемой возведения в квадрат 58. Таким образом, для каждого символа 28 сумматор 60 формирует величину, определяющую результирующую или объединенную амплитуду ошибки.

Сумматор 60 подсоединен к накопителю, или интегратору 62, который накапливает нарастающим итогом амплитуды ошибок на всем протяжении пакета 12 (фиг. 2). Другими словами, амплитуды ошибок, желательно для каждого символа 28 в пакете 12 или по меньшей мере практически для большей части из числа символов 28, суммируются вместе. Амплитуды ошибок прибавляются друг к другу так, что результирующее значение накопительной суммы представляет амплитуду результирующей (полной), имеющей место для ряда символов 28. Выход накопителя 62 соединен с регистром 64, и накопленное значение суммы время от времени передается на регистр 64. Контроллер 16 (фиг. 1) может получать накопительное значение суммы с регистра 64. Это накопленное значение суммы соответствует оценке частоты ошибок по битам. Как будет показано ниже, контроллер 16 оценивает значение накопленной суммы и выбранное правило принятия решения для принятия решения относительного того, следует ли уровень мощности, при котором передавался сигнал, увеличить, уменьшить или оставить без изменения. Например, может быть принято решение увеличить уровень мощности, когда накопленное значение больше значения, определяемого точкой принятия решения, которое изменяется в соотношении с числом символов, по которым осуществлялось накопление ошибки.

Блок оценки точности частоты ошибок по битам 66 генерирует число, характеризующее точность оценки частоты ошибки по битам, полученной блоком оценки 36. Выход сигнала синхронизации SYNC из ВЧ блока 30 подсоединен к счетчику 68 блока оценки точности 66 частоты ошибок по битам и накопителю 62 блока оценки 36. Сигнал синхронизации предназначен для сброса счетчика 68 и накопителя 62 всякий раз, когда приемник 22 несинхронизирован с пакетом 12. Таким образом, когда наступает синхронизация, накопитель 62 и счетчик 68 находятся в начальном состоянии, например нулевом. Счетчик 68 подсчитывает символы 28, в течение которых в накопителе 62 накапливаются или интегрируются амплитуды ошибок. Выход счетчика 68 выдает результат счета, определяющий количество символов 28, прошедших, пока идет интегрирование в накопителе 62. Этот выход подсоединен к управляющему логическому блоку 70 и регистру 72.

Управляющий логический блок 70 генерирует временной сигнал, который определяет, когда результат счета, генерируемый счетчиком 68, и значение накопленной суммы, формируемое накопителем 62, будут переданы на регистры 72, 64 соответственно. Желательно, чтобы оба значения передавались в один и тот же момент времени. Управляющий логический блок 70 непрерывно контролирует счетчик 68 для определения момента, когда результат счета символов достигнет значения 2^N, где N представляет собой любое целое число внутри заданного набора целых чисел. Так, для N = 7, 8, ... 12 управляющий логический блок 70 передаст сигнал на регистры 72, 64 при значениях счетчика 128, 256, . .. 4096 соответственно. В альтернативном варианте в регистр 72 может быть загружено значение N, а не действительное значение счетчика 2^N.

Если передача сигнала на регистры 72, 64 произошла, хранящиеся в них старые значения стираются. Таким образом, содержимое регистров 72, 64 время от времени обновляется, по мере того как приемник 22 получает все больше и больше символов 28. Оценка частоты ошибок по битам, обеспечиваемая блоком оценки 36, более точно описывает действительную частоту ошибок по битам, когда количество символов 28, в течение которых производится оценка частоты ошибок по битам, увеличивается. Таким образом, выходной сигнал регистра 72, который может считываться контроллером 16 (фиг. 1), характеризует точность оценки частоты ошибок по битам. По мере получения все большего количества символов 28 в пакете 12 эта точность повышается. Когда контроллер 16 считывает оценку частоты ошибок по битам и соответствующий параметр точности, обеспечивается самая точная оценка, доступная при интегрировании по числу символов, равному целой степени числа 2, вместе со значением, определяющим точность такой оценки. Этот показатель точности не обязательно равен точному допустимому значению. Скорее это показатель необходим лишь для отражения корреляции с действительной точностью. Для коррекции различных математических соотношений, которые могут существовать между этим показателем точности и точностью оценки действительной частоты ошибок по битам, может быть запрограммирована таблица правил принятия решения. Таким образом, реализация блока оценки точности 66 может быть упрощена путем отказа от генерирования числа, точно равного оценке точности частоты ошибок по битам.

Измеритель частоты ошибок по битам 38 генерирует данные, передаваемые сигналом обмена данных 12, и измеряет действительную частоту ошибки по битам. При измерении измерителем 38 действительной частоты ошибок по битам нет необходимости обеспечивать ее точные значения. Вернее, измеритель 38 обеспечивает приемлемое по точности измерение частоты ошибок по битам, используя способ, отличный от того, который используется в блоке оценки 36. Измеренная частота ошибок по битам используется для проверки того, что для оценки величины частоты ошибок по битам применено подходящее правило принятия решения.

Фазовые значения I, Q с выходов АЦП 32, 34 приводят в действие декодер 74 и схему задержки 76. Декодер 74 оценивает коды обнаружения ошибок, входящие в пакет 12, и в соответствии с ними выполняет исправление ошибок. Выход декодера 74 обеспечивает подачу данных информационного обмена на контроллер 16 (фиг. 1) и подсоединен к кодеру 78. Кодер 78 выполняет операцию кодирования с обнаружением ошибок дополнительно к операции декодирования, выполняемой в блоке 74. Эта операция подобна кодированию с обнаружением ошибок, выполняемому в передатчике 20 (фиг. 1). Операции кодирования и декодирования могут потребовать несколько символов 28 для завершения. Схема задержки 76 создает временную задержку, эквивалентную этому количеству символов 28, так что данные выводятся из схемы задержки 76 в то же время, когда соответствующие данные выводятся из кодера 78.

И схема задержки 76, и кодер 78 подсоединены к схеме измерения частоты ошибок по битам 80, которая сравнивает два потока данных. Пока данные, генерируемые декодером 74, точно совпадают с данными, передаваемыми передатчиком 20 (фиг. 1), два потока данных будут одинаковыми. Однако, если два потока данных различаются, значит имеет место ошибка, которая регистрируется в схеме измерения частоты ошибок по битам 80. Управляющий логический блок 82 подсчитывает символы и выдает временные сигналы в схему измерения частоты ошибок по битам 80 и регистр 84. С регулярными интервалами накопленное количество ошибок передается в регистр 84, где они могут считываться контроллером 16 (фиг. 1). Специалистам понятно, что для получения приемлемых по точности результатов измерения частоты ошибок по битам измеритель 38 должен оценить десятки тысяч символов и что такая оценка будет включать множество пакетов 12. Таким образом, измерение частоты ошибок по битам, обеспечиваемое измерителем 38, определяет долгосрочные значения частоты ошибок по битам, в то время как оценка частоты ошибок по битам, обеспечиваемая блоком оценки 36, определяет краткосрочные значения частоты ошибок по битам.

На фиг. 5 представлена блок-схема процедуры обработки при действительном завершении приема пакета (86), осуществляемой контроллером 16 (фиг. 1). Процедура 86 выполняется согласно программным командам, хранящимся в памяти 18 (фиг. 1). Процедура 86 активируется предпочтительно один раз для каждого действительного пакета 12. Желательно, чтобы процедура обработки 86 выполнялась сразу после окончания пакета 12, и этот момент можно определить путем непрерывного контроля активного сигнала пакета, генерируемого ВЧ блоком 30 приемника 22 (фиг. 3). В общем случае процедура обработки 86 производит оценку частоты ошибок по битам и точности ее оценки вместе с запрограммированными правилами принятия решения, чтобы решить, давать ли приемнику 20 команду на увеличение либо уменьшение уровня мощности его передачи.

Процедура обработки 86 выполняет задачу 88 получения значения накопленной суммы (соответствующей оценке частоты ошибок по битам) и результата подсчета символов N из регистров 64, 72 (фиг. 3) соответственно. Значение счета символов N (где N - целое число, и 2^N символов интегрируются для получения накопленного значения) характеризует точность оценки частоты ошибок по битам. Далее на шаге 90 выбирается правило принятия решения 92 для использования при получении оценки точности частоты ошибок по битам, характеризуемое значением счета символов N. Правило принятия решения 92 представляет конкретный набор данных, хранящихся в таблице 94 в памяти 18 (фиг. 1). На фиг. 5 таблица 94 показана в виде блок-схемы. Таблица 94 может включать любое число правил принятия решения 92. Значение N может представлять собой индекс в таблице 94.

После выполнения этапа 90 на этапе 95 оценивается выбранное правило принятия решения вместе со значением накопительной суммы, полученным на этапе 88. Как показано в таблице 94, каждое правило принятия решения 92 может включать две точки решения, обозначенные как точки решения 96, 98. Точка решения 96 указывает минимальное значение накопленной суммы, при котором дается команда передающему узлу увеличить его уровень мощности. При этом и всех более высоких значениях накопленной суммы (отражающих даже худшие оценки частоты ошибок по битам) контроллер 16 даст команду передающему узлу 14 увеличить свой уровень мощности передачи, поскольку качество сигнала на принимающем узле 14 настолько низко, что система 10 (фиг. 1) сталкивается с проблемой недопустимого риска потери информации.

Точка решения 98 указывает максимальное значение накопленной суммы, при котором на передающий узел 1 подается команда уменьшить его уровень мощности. При этом и всех других меньших значениях накопленной суммы (отражающих даже лучшие оценки частоты ошибок по битам) контроллер 16 будет давать команду передающему узлу 14 уменьшить его уровень мощности передачи, поскольку система 10 сможет удовлетворительно работать с принимаемыми сигналами худшего качества и постоянная работа на этом более высоком уровне мощности передачи может привести к риску появления помех или перерасходу мощности.

На фиг. 6 представлена графическая иллюстрация примеров правил принятия решений 92, 92', которые могут быть использованы в ситуациях, когда оцениваемые параметры частоты ошибок по битам имеют различную степень точности. Правило принятия решения 92 соответствует более высокой точности оценки частоты ошибок по битам N, а правило принятия решений 92' соответствует более низкой оценке ее точности N-1. В этом примере точки принятия решений 98, 96 для правила принятия решения 92 определяют максимальную точку понижения при значении накопленной суммы X и минимальную точку повышения при значении накопленной суммы 2X соответственно, в то время как точки принятия решения 98, 96 для правила принятия решения 92' определяют максимальную точку понижения при значении накопленной суммы 0,4X и минимальную точку повышения при значении накопленной суммы 1,1X соответственно.

Правила принятия решений 92, 92' различаются в зависимости от двух факторов: (i) простого масштабирования, или нормализации и (ii) точности. Действительная оценка частоты ошибок по битам близка к значению накопительной суммы, деленной на время, представленное числом символов 28, которые накапливались для получения значения итоговой суммы. Когда сумма станет выше 2^N-1 символа, 1/2 значения накопленной суммы соответствует эквивалентной частоте ошибок по битам, полученной от суммирования по 2^N символам. Для того чтобы упростить реализацию, такое масштабирование или нормализацию лучше выполнять не аппаратными средствами приемника 22, такое масштабирование или нормализацию лучше производить при программировании таблицы 94 (фиг. 5).

Точность также модифицирует правила принятия решения 92, 92'. Если нормализация была учтена при программировании таблицы 94, то правило принятия решений 92' имело бы точки решения 98, 96, соответствующие 0,5X и 1,0X соответственно, а не 0,4X, 1,1X, как показано на фиг. 6. Это различие иллюстрирует уменьшение точности (увеличение разброса) вследствие меньшего количества выборки для правила принятия решений 92'. Если оценки частоты ошибок по битам менее точные (например, когда они определены по меньшему числу символов 28), правило принятия решения 92 обеспечивает более широкий диапазон применения. Например, для заданной частоты ошибки по битам 2,1X/2^N, правило принятия решения 92 определяет увеличение уровня мощности передачи. Но правило принятия решения 92 требует более точной оценки частоты ошибок по битам. Правило принятия решения 92' требует менее точной ее оценки. Если правило принятия решения 92' основано на той же частоте ошибок по битам 2,1X/2^N, что равно 1,05X/2^N-1, это не требует изменения уровня мощности передачи. Команда на увеличение подается в первом случае, а не во втором, поскольку имеется меньше уверенности в том, что принимающий узел 14 (фиг. 1) принимает сигнал 12 неприемлемого качества во втором случае. В отношении принимающего узла 14 имеется меньшая уверенность, поскольку оценка частоты ошибок по битам менее точная.

Например, уровень мощности может быть увеличен, когда оценка частоты ошибок по битам превышает значение, соответствующее точке принятия решения, которое изменяется в соответствии с точностью оценки частоты ошибок по битам.

В соответствии с фиг. 5, после того как на этапе 95 произведена оценка выбранного правила принятия решения 92, блок анализа 100 решает, находится ли накопленная сумма вне интервала, определяемого точками решения 96, 98, то есть на этапе 100 определяется, меньше ли накопленная сумма минимального значения для увеличения 96 или больше максимального значения для уменьшения 98. Если сумма находится вне диапазона, определяемого выбранным правилом принятия решения 92, на этапе 102 формируется команда регулирования уровня мощности, которая может быть сформирована для передающего узла 14 либо на увеличение, либо на уменьшение его уровня мощности передачи в зависимости от того, выше либо ниже накопленная сумма диапазона, определенного правилом принятия решения 92.

Далее на этапе 104 эта команда пересылается на передающий узел 14. После выполнения этапа 104 и если на этапе анализа 100 определено, что накопленная сумма находится внутри диапазона, определяемого выбранным правилом принятия решения 92, программное управление завершает выполнение процесса 86.

Хотя на фиг. 5 показана реализация правил принятия решения 92, использующих конкретную структуру памяти таблицы, можно то же самое осуществить эквивалентными способами, например этапы 90, 95 можно объединить для получения единой операции просмотра таблицы. Как вариант, может быть получено общее правило принятия решения и затем изменено для конкретной адаптации к заданному уровню точности или данные о накопленной сумме могут быть изменены в соответствии с данными о точности и затем оценены в соответствии с общим правилом принятия решения.

На фиг. 7 показана блок-схема процедуры обработки при проверке состояния приемника 106, которая может быть выполнена тем узлом 14, где измеритель частоты ошибок по битам (фиг. 3) проводит ее измерение. Как вариант, результат этого измерения может быть получен от регистра 84 (фиг. 3) и передан на другой узел 14, который может выполнять процедуру обработки 106. В предпочтительном варианте процедура обработки 106 выполняется с меньшей скоростью, чем процедура обработки 86 (фиг. 6). В общем случае процедура обработки 106 удостоверяет, что оценка частоты ошибок по битам в свете запрограммированных правил принятия решения 92 (фиг. 5, 6) дала подходящие результаты.

Процедура обработки 106 может выполнить любое число операций по проверке различных характеристик состояния, не имеющих отношения к настоящему изобретению. В процедуре 106 выполняется операция 108, при которой получают измеренное значение частоты ошибок по битам, например, от регистра 84 (фиг. 3) узла 14, где проводилось измерение. Далее на этапе анализа 110 определяется, находится ли действительное измеренное значение частоты ошибок по битам внутри допустимых границ, которые могут иметь заранее заданные проектные параметры. Если упомянутое измеренное значение приемлемо, выполнение программы завершается.

Если измеренное значение частоты ошибок по битам неприемлемо, на этапе 112 изменяется правило принятия решения 92 (фиг. 5, 6) и соответственно программируется таблица 94 (фиг. 5), чтобы достичь желаемого изменения в измеряемой частоте ошибок по битам. После выполнения операции 112 управление программой завершает процедуру обработки 106.

На фиг. 8 показана блок-схема процедуры обработки принятой команды 114, которая может выполняться любым контроллером 16 любого узла 14 и осуществляется при приеме контроллером 16 команды от соответствующего источника с целью ее анализа и формирования отклика.

В процедуре обработки 114 может обрабатываться любое количество команд, не входящих в объем настоящего изобретения, и может также выполняться задача анализа 116, определяющая, была ли принята команда командой на изменение правил принятия решения. Такая команда может быть получена, когда процедура обработки 106 (фиг. 7) выполняется в узле 14, удаленном от узла 14, чьи правила принятия решения 92 с учетом частоты ошибок по битам (фиг. 5, 6) проверяются. Если принята команда на изменение правил принятия решения, выполняется операция 118, чтобы сохранить новые правила принятия решения, сопровождающие команду в таблице правил принятия решения 94 (фиг. 5).

После операции 118 или если при выполнении задачи 116 определено, что принятая команда не является командой на изменение правил принятия решений, выполняется задача анализа 120, определяющая, является ли эта команда командой на регулирование уровня мощности передачи. Команда на регулирование уровня мощности передачи была послана от принимающего узла 14, как было описано выше для выполнения операции 104 (фиг. 5). Если обнаружена команда на регулирование уровня мощности, то выполняется операция 122, осуществляющая указанную регулировку посредством соответствующего программирования передатчика 20. Последующие пакеты 12 будут передаваться при новом уровне мощности. Такие команды могут появляться часто, в частности, для каждого передаваемого пакета 12. После того как на этапе операции 122 или в задаче 120 определено, что команда не являлась командой на регулирование мощности передатчика, то управление программой завершает процедуру обработки 114.

Таким образом, настоящее изобретение обеспечивает создание улучшенных системы и способа для управления энергетическим запасом линии связи. Настоящее изобретение обеспечивает управление уровнями мощности в соответствии с параметром, характеризующим точность оценивания частоты ошибок по битам. Это управление может изменяться от пакета к пакету, а пакеты могут иметь разную длину. В изобретении используется конкретное правило принятия решения по управлению уровнем мощности передачи, которое соответствует точности оценивания частоты ошибок по битам. Кроме того, частота ошибок по битам измеряется для оценки пригодности правил принятия решения по управлению уровнем м