Устройство адаптивного кодирования и декодирования

Устройство адаптивного кодирования и декодирования

Реферат

 

Изобретение относится к области техники связи и может быть использовано в системах передачи информации при построении дискретного канала как кодирующее и декодирующее устройство кодов различной корректирующей способности с обнаружением ошибок. Технический результат - уменьшение времени использования канала связи за счет уменьшения корректирующей способности и длины кода при улучшении помеховой обстановки в канале. Для достижения технического результата в устройство, содержащее кодер полинома, перестраиваемый счетчик, коммутатор, канальный коммутатор, ключ управления, сумматор по модулю два, вычислитель синдрома, перестраиваемый регистр памяти, генератор тактовых импульсов, элемент И, элемент ИЛИ-НЕ, дополнительно введены блок оценки состояния канала, блок выбора кода, элементы ИЛИ. Устройство обеспечивает адаптацию кода к изменяющимся характеристикам канала связи, в частности к уровню помех в канале связи. Устройство позволяет увеличить количество источников и получателей сообщений, передающих информацию по выделенному каналу. 11 ил., 3 табл.

Изобретение относится к области техники связи и может быть применено в системах передачи информации при построении дискретного канала как кодирующее и декодирующее устройство кодов различной корректирующей способности с обнаружением ошибок.

Известно декодирующее устройство (см. авт.свид. СССР N 853809, H 04 L 3/02, H 03 K 13/32, опубликованное в офиц. бюлл. ОИПОТЗ N 29 за 1981 г.), содержащее первый, второй, третий и четвертый регистры памяти, первый, второй счетчики, элемент ЗАПРЕТ, элемент И, сумматор по модулю два, блок сравнения, генератор кодовых слов, первый и второй ключи, причем первый вход устройства соединен с входом первого регистра памяти, второй вход устройства соединен с входом второго регистра и входом первого счетчика, выход которого соединен с первым входом первого генератора кодовых слов, второй вход которого соединен с выходом первого ключа, а выход соединен с первым входом второго ключа и с первым входом сумматора по модулю два, второй вход которого соединен с первым выходом первого регистра памяти, а выход - с прямым входом элемента ЗАПРЕТ, инверсный вход которого соединен с выходом второго регистра памяти, а выход соединен с первым входом блока сравнения, входом второго счетчика и с первым входом первого ключа, второй вход которого соединен со вторым выходом первого регистра памяти, выход второго счетчика соединен с первым входом элемента И, выход которого соединен с входом третьего регистра, выход которого соединен со вторым входом блока сравнения, выход которого соединен со вторым входом элемента И и вторым входом второго ключа, выход которого соединен с входом четвертого регистра памяти, выход которого соединен с выходом устройства.

Недостатком данного устройства является то, что оно не обеспечивает адаптацию кода как к изменяющимся характеристикам канала связи, так и к различным требованиям к верности передачи сообщений от различных источников; кроме того, известное устройство не выполняет функций кодирования.

Признаками аналога, совпадающими с признаками заявляемого технического решения, являются регистры памяти, ключи, счетчики, элемент И, сумматор по модулю два.

Причины, препятствующие достижению требуемого технического результата, состоят в особенностях реализации известного устройства, не позволяющих изменить корректирующую способность и длину кода в зависимости от состояния канала либо от важности передаваемого сообщения, а также обеспечить кодирование помехоустойчивых кодов.

Известно устройство декодирования циклических кодов (см. авт. свид. СССР N 1496009, М. кл. H 03 M 13/10, опубликованное в офиц. бюлл. БИ N 27 за 1989 г. ), содержащее кодер полинома, перестраиваемый счетчик, коммутатор, вычислитель синдрома, перестраиваемый регистр памяти, генератор тактовых импульсов, элемент ИЛИ-НЕ, элемент И, при этом информационный вход устройства соединен с информационным входом коммутатора, группа управляющих входов устройства соединена с группами управляющих входов кодера полинома, перестраиваемого счетчика и коммутатора, группа управляющих выходов кодера полинома соединена с группой управляющих входов вычислителя синдрома, первый управляющий выход перестраиваемого счетчика соединен с первым входом элемента И, второй управляющий выход перестраиваемого счетчика соединен со вторым управляющим входом перестраиваемого регистра памяти и с управляющим входом вычислителя синдрома, выходы которого соединены с входами элемента ИЛИ-НЕ, выход которого соединен со вторым входом элемента И, выход которого соединен с первым управляющим входом перестраиваемого регистра памяти, группа информационных выходов которого соединена с группой информационных выходов устройства, выход генератора тактовых импульсов соединен с тактовыми входами перестраиваемого счетчика, вычислителя синдрома и перестраиваемого регистра памяти.

Однако данное устройство не позволяет учесть при выборе кодов изменения помеховой обстановки в канале связи; кроме того, известное устройство не выполняет функций кодирования циклических кодов переменной длины.

Признаками аналога, совпадающими с признаками заявляемого технического решения, являются перестраиваемый счетчик, кодер полинома, вычислитель синдрома, элементы ИЛИ-НЕ, И, генератор тактовых импульсов, коммутатор, перестраиваемый регистр памяти.

Причины, препятствующие достижению требуемого технического результата, состоят в особенностях реализации известного устройства, не позволяющих изменить корректирующую способность и длину кода в зависимости от состояния канала связи, а также обеспечить кодирование циклических кодов переменной длины.

Наиболее близким к предлагаемому по совокупности функциональных и конструктивных признаков является устройство декодирования циклических кодов (см. авт. свид. СССР N 1735996, М. кл. H 03 M 13/00, опубликованное в офиц. бюлл. БИ N 19 за 1992 г. ), содержащее кодер полинома, перестраиваемый счетчик, коммутатор, канальный коммутатор, ключ управления, сумматор по модулю два, вычислитель синдрома, перестраиваемый регистр памяти, генератор тактовых импульсов, элементы И, ИЛИ-НЕ, при этом информационный вход устройства соединен с первым входом сумматора по модулю два и вторым информационным входом канального коммутатора, вход-выход которого соединен с канальным входом-выходом устройства, группа управляющих входов устройства соединена с группами управляющих входов кодера полинома, перестраиваемого счетчика и коммутатора, вход управления декодированием устройства соединен с первым управляющим входом канального коммутатора, вход управления кодированием устройства соединен со вторым управляющим входом канального коммутатора и первым управляющим входом ключа управления, группа управляющих выходов кодера полинома соединена с группой управляющих входов вычислителя синдрома, третий и первый управляющие выходы перестраиваемого счетчика соединены соответственно со вторым входом элемента И и вторым управляющим входом ключа управления, второй управляющий выход перестраиваемого счетчика соединен с управляющим входом вычислителя синдрома, третьим управляющим входом ключа управления и первым управляющим входом перестраиваемого регистра памяти, группа информационных выходов коммутатора соединена с группами информационных входов вычислителя синдрома и перестраиваемого регистра памяти, информационный выход канального коммутатора соединен с информационным входом коммутатора, второй и первый информационные выходы ключа управления соединены соответственно с информационным входом вычислителя синдрома и первым информационным входом канального коммутатора, выход сумматора по модулю два соединен с информационным входом ключа управления, группа информационных выходов вычислителя синдрома соединена с входами схемы ИЛИ-НЕ, а последний из этой группы выход соединен со вторым входом сумматора по модулю два, группа информационных выходов перестраиваемого регистра памяти соединена с группой информационных выходов устройства, выход генератора тактовых импульсов соединен с тактовыми входами перестраиваемого счетчика, вычислителя синдрома и перестраиваемого регистра памяти, выход элемента ИЛИ-НЕ соединен с первым входом элемента И, выход которого соединен со вторым управляющим входом перестраиваемого регистра памяти.

Данное устройство обеспечивает как декодирование, так и кодирование циклических кодов переменной длины; оно позволяет учесть при выборе кодов различные требования к верности передачи сообщений от различных источников.

Однако известное устройство не обеспечивает адаптацию кода к изменяющимся характеристикам канала связи.

Признаками аналога, совпадающими с признаками заявляемого технического решения, являются перестраиваемый счетчик, кодер полинома, ключ управления, вычислитель синдрома, элементы ИЛИ-НЕ, И, сумматор по модулю два, коммутатор, генератор тактовых импульсов, канальный коммутатор, перестраиваемый регистр памяти.

Причины, препятствующие достижению требуемого технического результата, состоят в особенностях реализации известного устройства, не позволяющих изменять корректирующую способность и длину кода в зависимости от уровня помех в канале связи.

Задача, на решение которой направлено предлагаемое изобретение, заключается в повышении эффективности использования канала связи за счет адаптации кода к уровню помех в канале.

Технический результат от применения предлагаемого изобретения заключается в уменьшении времени использования канала связи за счет уменьшения корректирующей способности и длины кода при улучшении помеховой обстановки в канале (уменьшение уровня помех в канале). Это позволяет увеличить количество пользователей, передающих информацию по выделенному каналу.

Для достижения технического результата в устройство адаптивного кодирования и декодирования, содержащее кодер полинома, перестраиваемый счетчик, коммутатор, канальный коммутатор, ключ управления, сумматор по модулю два, вычислитель синдрома, перестраиваемый регистр памяти, генератор тактовых импульсов, элементы И, ИЛИ-НЕ, при этом информационный вход устройства соединен с первым входом сумматора по модулю два и вторым информационным входом канального коммутатора, вход-выход которого соединен с канальным входом-выходом устройства, вход управления декодированием устройства соединен с первым управляющим входом канального коммутатора, вход управления кодированием устройства соединен со вторым управляющим входом канального коммутатора и первым управляющим входом ключа управления, группа управляющих выходов кодера полинома соединена с группой управляющих входов вычислителя синдрома, третий и первый управляющие выходы перестраиваемого счетчика соединены соответственно со вторым входом элемента И и вторым управляющим входом ключа управления, второй управляющий выход перестраиваемого счетчика соединен с управляющим входом вычислителя синдрома, третьим управляющим входом ключа управления и первым управляющим входом перестраиваемого регистра памяти, группа информационных выходов коммутатора соединена с группами информационных входов вычислителя синдрома и перестраиваемого регистра памяти, информационный выход канального коммутатора соединен с информационным входом коммутатора, второй и первый информационные выходы ключа управления соединены соответственно с информационным входом вычислителя синдрома и первым информационным входом канального коммутатора, выход сумматора по модулю два соединен с информационным входом ключа управления, группа информационных выходов вычислителя синдрома соединена с входами схемы ИЛИ-НЕ, а последний из этой группы выход соединен со вторым входом сумматора по модулю два, группа информационных выходов перестраиваемого регистра памяти соединена с группой информационных выходов устройства, выход генератора тактовых импульсов соединен с тактовыми входами перестраиваемого счетчика, вычислителя синдрома и перестраиваемого регистра памяти, выход элемента ИЛИ-НЕ соединен с первым входом элемента И, выход которого соединен со вторым управляющим входом перестраиваемого регистра памяти, дополнительно введены блок оценки состояния канала, блок выбора кода, группа элементов ИЛИ, при этом вход управления кодированием устройства соединен с управляющим входом блока выбора кода, входы второй группы управляющих входов устройства соединены с первыми входами группы элементов ИЛИ, первая группа управляющих входов устройства соединена с первой группой управляющих входов блока оценки состояния канала, группа выходов которого соединена с группой входов блока выбора кода, выходы группы управляющих выходов которого соединены с входами второй группы управляющих входов блока оценки состояния канала и со вторыми входами группы элементов ИЛИ, управляющий выход блока выбора кода соединен с управляющим входом блока оценки состояния канала, выходы группы схем ИЛИ соединены с входами групп управляющих входов кодера полинома, перестраиваемого счетчика и коммутатора.

Наличие причинно-следственной связи между техническим результатом и признаками заявляемого изобретения доказывается следующими логическими посылками.

Наиболее дорогой частью системы передачи информации является канал связи, поэтому эффективность системы определяется в первую очередь эффективностью использования канала. Если устройство не обеспечивает адаптацию кода к изменению уровня помех в канале, то для передачи сообщения необходимо использовать код с максимальной корректирующей способностью и максимальной длиной. Изменение корректирующей способности и длины кода в соответствии с изменением помеховой обстановки в канале позволяет повысить эффективность использования канала. Для этого в устройство необходимо ввести блок оценки состояния канала, определяющий соответствие используемого для передачи кода уровню помех в канале, и блок выбора кода, обеспечивающий в случае несоответствия переход к коду с большей (при увеличении уровня помех) или меньшей (при уменьшении уровня помех) корректирующей способностью и длиной.

Сущность предлагаемого варианта реализации изобретения поясняется чертежами.

На фиг. 1 приведена структурная схема заявляемого устройства, на фиг. 2 - функциональная схема блока оценки состояния канала, на фиг. 3 - функциональная схема блока выбора кода, на фиг. 4 - функциональная схема кодера полинома, на фиг. 5 - функциональная схема перестраиваемого счетчика, на фиг. 6 - функциональная схема коммутатора, на фиг. 7 - функциональная схема канального коммутатора, на фиг. 8 - функциональная схема ключа управления, на фиг. 9 - функциональная схема вычислителя синдрома, на фиг. 10 - функциональная схема перестраиваемого регистра памяти, на фиг. 11 - временные диаграммы, поясняющие работу устройства.

Структурная схема заявляемого устройства (см. фиг. 1) содержит: 1₁-1₂ - первую группу управляющих входов; 2 - блок оценки состояния канала; 3 - блок выбора кода; 4₁-4_H - группу элементов ИЛИ; 5₁-5_H - вторую группу управляющих входов; 6 - кодер полинома; 7 - перестраиваемый счетчик; 8 - коммутатор; 9 - канальный коммутатор; 10 - канальный вход-выход устройства; 11 - вход управления декодированием устройства; 12 - вход управления кодированием устройства; 13 - ключ управления; 14 - информационный вход устройства; 15 - сумматор по модулю два; 16 - вычислитель синдрома; 17 - перестраиваемый регистр памяти; 18 - генератор тактовых импульсов; 19₁-19_N - группу информационных выходов устройства; 20 - элемент И; 21 - элемент ИЛИ-НЕ.

Функциональная схема блока 2 оценки состояния канала (см. фиг. 2) содержит: 1₁, 1₂ - первую группу управляющих входов; 22₁-22₄ - вторую группу управляющих входов; 23 - управляющий вход; 24₁, 24₂ - соответственно первый и второй элементы ИЛИ; 25₁, 25₂ - соответственно первый и второй двоичные счетчики; 26₁-26₄, 27₁-27₄ - соответственно первую и вторую группы элементов И; 28₁, 28₂ - соответственно третий и четвертый элементы ИЛИ; 29₁, 29₂ - группу управляющих выходов.

Функциональная схема блока 3 выбора кода (см. фиг. 3) содержит: 12 - управляющий вход; 22₁-22₄ - группу управляющих выходов; 29₁, 29₂ - группу управляющих входов; 30 - вход начальной установки; 31 - первый регистр сдвига; 32₁, 32₂ - соответственно первый и второй инверторы; 33₁, 33₂ - соответственно первый и второй элементы И; 34 - элемент ИЛИ; 35₁, 35₂ - соответственно первый и второй элементы задержки; 36 - второй регистр сдвига; 37₁-37₄ - группу элементов И.

Функциональная схема кодера 6 полинома (см. фиг. 4) содержит: 38₁-38₄ - группу управляющих входов; 39₁-39₅ - группу элементов ИЛИ; 40₁-40₇ - группу управляющих выходов.

Функциональная схема перестраиваемого счетчика 7 (см. фиг. 5) содержит: 38₁-38₄ - группу управляющих входов; 41 - тактовый вход; 42 - первый элемент ИЛИ; 43 - двоичный счетчик; 44 - формирователь сигнала заднего фронта импульса; 45 - элемент задержки; 46₁-46₅ - группу элементов И; 47 - второй элемент ИЛИ; 48, 49, 50 - соответственно третий, второй и первый управляющие выходы.

Функциональная схема коммутатора 8 (см. фиг. 6) содержит: 38₁-38₄ - группу управляющих входов; 51 - информационный вход; 52₁-52₄ - группу элементов И; 53₁-53₄ - группу информационных выходов.

Функциональная схема канального коммутатора 9 (см. фиг. 7) содержит: 10 - канальный вход-выход; 11 и 12 - соответственно первый и второй управляющие входы; 14 - второй информационный вход; 51 -информационный выход; 54 - первый информационный вход; 55 - элемент ИЛИ; 56₁, 56₂ - соответственно первый и второй элементы И.

Функциональная схема ключа 13 управления (см. фиг. 8) содержит: 12, 48 и 50 - соответственно первый, третий и второй управляющие входы; 54 - первый информационный выход; 57 - информационный вход; 58 - первый элемент И; 59 - RS-триггер; 60₁ и 60₂ - соответственно второй и третий элементы И; 61 - второй информационный выход.

Функциональная схема вычислителя 16 синдрома (см. фиг. 9) содержит: 40₁-40₇ - группу управляющих входов; 41 - тактовый вход; 49 - управляющий вход; 53₁-53₄ - группу информационных входов; 61 - информационный вход; 62₁-62₇ - группу элементов И; 63₁-63₇ - группу сумматоров по модулю два; 64₁-64₉ - группу D-триггеров; 65₁-65₉ - группу информационных выходов.

Функциональная схема перестраиваемого регистра 17 памяти (см. фиг. 10) содержит: 19₁-19₁₅ - группу информационных выходов; 41 - тактовый вход; 49 - первый управляющий вход; 53₁-53₄ - группу информационных входов; 66 - второй управляющий вход; 67₁-67₃ - группу элементов ИЛИ; 68₁-68₁₅ - группу D-триггеров; 69₁-69₁₅ - группу элементов И.

Функциональные схемы блока 2 оценки состояния канала, блока 3 выбора кода, кодера 6 полинома, перестраиваемого счетчика 7, коммутатора 8, вычислителя 16 синдрома и перестраиваемого регистра 17 памяти приведены для примера реализации устройства адаптивного кодирования и декодирования в случае, когда используются H=4 циклических кода с параметрами (15,6), (14,6), (11,6) и (10,6), где первое число в скобках обозначает длину N₁, кода, а второе число - количество M информационных символов в кодовой комбинации.

Элементы устройства адаптивного кодирования и декодирования взаимосвязаны следующим образом.

Первая группа управляющих входов 1₁, 1₂ устройства соединена с первой группой управляющих входов блока 2 оценки состояния канала, входы 5₁-5_H второй группы управляющих входов устройства соединены с первыми входами группы элементов ИЛИ 4₁-4_H; канальный вход-выход 10 устройства соединен с входом-выходом канального коммутатора 9; вход 11 управления декодированием соединен с первым управляющим входом канального коммутатора 9, вход 12 управления кодированием соединен с управляющим входом блока 3 выбора кода, первым управляющим входом ключа 13 управления и вторым управляющим входом канального коммутатора 9; информационный вход 14 устройства соединен с первым входом сумматора 15 по модулю два и вторым информационным входом канального коммутатора 9; группа выходов блока 2 оценки состояния канала соединена с группой входов блока 3 выбора кода; выходы группы управляющих выходов блока 3 выбора кода соединены с входами второй группы управляющих входов блока 2 оценки состояния канала и вторыми входами группы элементов ИЛИ 4₁-4_H, управляющий выход блока 3 выбора кода соединен с управляющим входом блока 2 оценки состояния канала; выходы группы схем ИЛИ 4₁-4_H соединены с входами групп управляющих входов кодера 6 полинома, перестраиваемого счетчика 7 и коммутатора 8; группа управляющих выходов кодера 6 полинома соединена с группой управляющих входов вычислителя 16 синдрома; первый управляющий выход перестраиваемого счетчика 7 соединен со вторым управляющим входом ключа 13 управления, второй управляющий выход перестраиваемого счетчика 7 соединен с управляющим входом вычислителя 16 синдрома, первым управляющим входом перестраиваемого регистра 17 памяти и третьим управляющим входом ключа 13 управления, третий управляющий выход перестраиваемого счетчика 7 соединен со вторым входом элемента И 20; группа информационных выходов коммутатора 8 соединена с группами информационных входов вычислителя 16 синдрома и перестраиваемого регистра 17 памяти; первый и второй информационные выходы ключа 13 управления соединены соответственно с первым информационным входом канального коммутатора 9 и информационным входом вычислителя 16 синдрома; выход сумматора 15 по модулю два соединен с информационным входом ключа 13 управления; группа информационных выходов вычислителя 16 синдрома соединена с группой входов элемента ИЛИ-НЕ 21, а последний из этой группы выход соединен со вторым входом сумматора 15 по модулю два; группа информационных выходов перестраиваемого регистра 17 памяти соединена с группой информационных выходов 19₁-19_N устройства; выход элемента И 20 соединен со вторым управляющим входом перестраиваемого регистра 17 памяти; выход элемента ИЛИ-НЕ 21 соединен с первым входом элемента И 20.

В блоке 2 оценки состояния канала (см. фиг. 2) для примера реализации входы 1₁ и 1₂ первой группы управляющих входов соединены с тактовыми входами соответствующих счетчиков 25₁ и 25₂; вход 22₁ второй группы управляющих входов соединен с первыми входами элементов И 26₁, 27₁; вход 22₂ - с первыми входами элементов И 26₂, 27₂; вход 22₃ - с первыми входами элементов И 26₃, 27₃; вход 22₄ - с первыми входами элементов И 26₄, 27₄; управляющий вход 23 соединен с первым входом первого элемента ИЛИ 24₁ и вторым входом второго элемента ИЛИ 24₂; выходы первого элемента ИЛИ 24₁ и второго элемента ИЛИ 24₂ соединены соответственно с входами сброса первого счетчика 25₁ и второго счетчика 25₂; первый выход первого счетчика 25₁ соединен со вторыми входами элементов И 26₁, 26₂; второй выход - со вторым входом элемента И 26₄, третий выход - с третьими входами элементов И 26₁, 26₄; четвертый выход - с четвертым входом элемента И 26₁; пятый выход - со вторым входом элемента И 26₃; шестой выход - с пятым выходом элемента И 26₁ и третьим выходом элемента И 26₂; первый выход второго счетчика 25₂ соединен со вторыми входами элементов И 27₁, 27₂; второй выход - с третьими входами элементов И 27₁, 27₂ и вторым входом элемента И 27₄; третий выход - с четвертым входом элемента И 27₂; четвертый выход - с пятым входом элемента И 27₂ и третьим входом элемента И 27₄; пятый выход - с четвертым входом элемента И 27₁, шестым входом элемента И 27₂, вторым входом элемента И 27₃ и четвертым входом элемента И 27₄; шестой выход - с третьим входом элемента И 27₃ и пятым входом элемента И 27₄; выходы элементов И 26₁-26₄ соединены с входами третьего элемента ИЛИ 28₁; выходы элементов И 27₁-27₄ соединены с входами четвертого элемента ИЛИ 28₂; выход третьего элемента ИЛИ 28₁ соединен со вторым входом первого элемента ИЛИ 24₁ и с выходом 29₁ группы управляющих выходов блока 2 оценки состояния канала; выход четвертого элемента ИЛИ 28₂ соединен с первым входом второго элемента ИЛИ 24₂ и с выходом 29₂ группы управляющих выходов блока 2 оценки состояния канала.

В блоке 3 выбора кода (см. фиг. 3) для примера реализации управляющий вход 12 соединен со вторыми входами элементов ИЛИ 37₁-37₄; входы 29₁ и 29₂ группы управляющих входов соединены соответственно с входами сдвига вверх и вниз первого регистра 31 сдвига; вход 30 начальной установки соединен с третьим входом элемента ИЛИ 34, входом второго элемента 35₂ задержки и входом сброса второго регистра 36 сдвига; первый выход первого регистра 31 сдвига соединен со вторыми входами элемента ИЛИ 34 и первого элемента И 33₁, последний [(2B+1)-й] выход первого регистра 31 сдвига - с первыми входами элемента ИЛИ 34 и второго элемента И 33₂; выход первого инвертора 32₁ соединен с первым входом первого элемента И 33₁; выход второго инвертора 32₂ соединен со вторым входом второго элемента И 33₂; выходы первого элемента И 33₁ и второго элемента И 33₂ соединены соответственно с входами сдвига вверх и вниз второго регистра 36 сдвига; выход элемента ИЛИ 34 соединен с входом сброса первого регистра 31 сдвига, входом первого элемента 35₁ задержки и управляющим выходом 23 блока 3 выбора кода; выход первого элемента 35₁ задержки соединен с входом установки в состояние "1" (B+1)-го разряда первого регистра 31 сдвига; выход второго элемента 35₂ задержки соединен с входом установки в состояние "1" первого разряда второго регистра 36 сдвига; первый выход второго регистра 36 сдвига соединен с входом первого инвертора 32₁ и первым входом элемента И 37₁, второй выход - с первым входом элемента И 37₂, третий выход - с первым входом элемента И 37₃, четвертый выход - с входом второго инвертора 32₂ и первым входом элемента И 37₄; выходы элементов И 37₁-37₄ соединены соответственно с выходами 22₁-22₄ группы управляющих выходов блока 3 выбора кода.

В кодере 6 полинома (см. фиг. 4) для примера реализации вход 38₁ группы управляющих входов соединен с третьими входами элементов ИЛИ 39₂, 39₃, вторыми входами элементов ИЛИ 39₄, 39₅ и выходом 40₁ группы управляющих выходов кодера; вход 38₂ группы управляющих входов соединен с первым входом элемента ИЛИ 39₁, выходом 40₆ группы управляющих выходов кодера, вторым входом элемента ИЛИ 39₃ и первым входом элемента ИЛИ 39₅; вход 38₃ группы управляющих входов соединен со вторыми входами элементов ИЛИ 39₁, 39₂ и первым входом элемента ИЛИ 39₄; вход 38₄ группы управляющих входов соединен с первыми входами элементов ИЛИ 39₂ и 39₃; выходы элементов ИЛИ 39₁-39₅ соединены соответственно с выходами 40₇, 40₅, 40₄, 40₃ и 40₂ группы управляющих выходов кодера 6 полинома.

В перестраиваемом счетчике 7 (см. фиг. 5) для примера реализации входы 38₁-38₄ группы управляющих входов соединены с входами первого элемента ИЛИ 42 и первыми входами соответствующих элементов И 46₁-46₄; тактовый вход 41 соединен с тактовым входом счетчика 43; выход первого элемента ИЛИ 42 соединен с входом сброса счетчика 43; первый инверсный выход счетчика 43 соединен со вторыми входами элементов И 46₂, 46₄, первый прямой выход - со вторыми входами элементов И 46₁, 46₃ и первым входом элемента И 46₅, второй прямой выход - с третьими входами элементов И 46₁-46₄ и вторым входом элемента И 46₅, третий инверсный выход - с четвертыми входами элементов И 46₃, 46₄, третий прямой выход - с четвертыми входами элементов И 46₁, 46₂ и третьим входом элемента И 46₅, четвертый инверсный выход - с четвертым входом элемента И 46₅, четвертый прямой выход - с пятыми входами элементов И 46₁-46₄; выход формирователя 44 сигнала заднего фронта импульса соединен с входом элемента 45 задержки и третьим управляющим выходом 48 перестраиваемого счетчика 7; выход элемента 45 задержки соединен со вторым управляющим выходом 49 перестраиваемого счетчика 7; выходы элементов И 46₁-46₄ соединены с соответствующими входами второго элемента ИЛИ 47; выход элемента И 46₅ соединен с первым управляющим выходом 50 перестраиваемого счетчика 7; выход второго элемента ИЛИ 47 соединен с входом формирователя 44 сигнала заднего фронта импульса.

В коммутаторе 8 (см. фиг. 6) для примера реализации входы 38₁-38₄ группы управляющих входов соединены соответственно с первыми входами элементов И 52₁-52₄; информационный вход 51 соединен со вторыми входами элементов И 52₁-52₄; выходы элементов И 52₁-52₄ соединены соответственно с выходами 53₁-53₄ группы информационных выходов коммутатора 8.

В канальном коммутаторе 9 (см. фиг. 7) первый управляющий вход 11 соединен со вторым входом второго элемента И 56₂; второй управляющий вход 12 соединен с первым входом первого элемента И 56₁; первый информационный вход 54 и второй информационный вход 14 соединены с входами элемента ИЛИ 55; выход элемента ИЛИ 55 соединен со вторым входом первого элемента И 56₁; выход первого элемента И 56₁ соединен с первым входом второго элемента И 56₂ и канальным входом-выходом 10; выход второго элемента И 56₂ соединен с информационным выходом 51 канального коммутатора 9.

В ключе 13 управления (см. фиг. 8) первый управляющий вход 12 и второй управляющий вход 50 соединены с входами первого элемента И 58; третий управляющий вход 48 соединен с входом сброса RS-триггера 59; информационный вход 57 соединен со вторыми входами второго элемента И 60₁ и третьего элемента И 60₂; выход первого элемента И 58 соединен с входом установки в состояние "1" RS-триггера 59; прямой и инверсный выходы RS-триггера 59 соединены соответственно с первыми входами второго элемента И 60₁ и третьего элемента И 60₂; выход второго элемента И 60₁ и выход третьего элемента И 60₂ соединены соответственно с первым информационным выходом 54 и вторым информационным выходом 61 ключа 13 управления.

В вычислителе 16 синдрома (см. фиг. 9) для примера реализации входы 40₁-40₇ группы управляющих входов соединены соответственно со вторыми входами элементов И 62₁-62₇; тактовый вход 41 соединен с тактовыми входами D-триггеров 64₁-64₉; управляющий вход 49 соединен соответственно с входами сброса D-триггеров 64₁-64₉; входы 53₁-53₄ группы информационных входов соединены соответственно со вторыми входами сумматоров 63₁-63₄ по модулю два; информационный вход 61 соединен с первыми входами элементов И 62₁-62₇; выходы элементов И 62₁-62₇ соединены соответственно с первыми входами сумматоров 63₁-63₇ по модулю два; выходы сумматоров 63₁, 63₂, 63₃-63₇ по модулю два соединены соответственно с информационными входами D-триггеров 64₁, 64₂, 64₅-64₉; выход D-триггера 64₁ соединен с третьим входом сумматора 63₂ по модулю два и выходом 65₁ вычислителя 16 синдрома; выход D-триггера 64₂ соединен с выходом 65₂ вычислителя 16 синдрома и информационным входом D-триггера 64₃, выход которого соединен с выходом 65₃ вычислителя 16 синдрома и информационным входом D-триггера 64₄; выходы D-триггеров 64₄-64₈ соединены соответственно с третьими входами сумматоров 63₃-63₇ по модулю два и выходами 65₄-65₈ вычислителя 16 синдрома.

В перестраиваемом регистре 17 памяти (см. фиг. 10) для примера реализации тактовый вход 41 соединен с тактовыми входами D-триггеров 68₁-68₁₅; первый управляющий вход 49 соединен с входами сброса D-триггеров 68₁-68₁₅; вход 53₁ группы информационных входов соединен с информационным входом D-триггера 68₁, входы 53₂-53₄ группы информационных входов соединены соответственно с первыми входами элементов ИЛИ 67₁-67₃; второй управляющий вход 66 соединен со вторыми входами элементов И 69₁-69₁₅; выходы элементов ИЛИ 67₁-67₃ соединены соответственно с информационными входами D-триггеров 68₂, 68₅, 68₆; выход D-триггера 68₁ соединен с первым входом элемента И 69₁ и вторым входом элемента ИЛИ 67₁; выходы D-триггеров 68₂, 68₃ соединены соответственно с первыми входами элементов И 69₂, 69₃ и информационными входами D-триггеров 68₃, 68₄; выходы D-триггеров 68₄, 68₅ соединены соответственно с первыми входами элементов И 69₄, 69₅ и вторыми входами элементов ИЛИ 67₂, 67₃; выходы D-триггеров 68₆-68₁₄ соединены соответственно с первыми входами элементов И 69₆-69₁₄ и информационными входами D-триггеров 68₇-68₁₅; выход D-триггера 68₁₅ соединен с первым входом элемента И 69₁₅; выходы элементов И 69₁-69₁₅ соединены соответственно с выходами 19₁-19₁₅ группы информационных выходов перестраиваемого регистра 17 памяти.

Устройство адаптивного кодирования и декодирования работает следующим образом.

Устройство может быть использовано в режимах кодирования и декодирования сообщений в системах передачи информации с обратным каналом связи. Выбор режима зависит от наличия сигналов на управляющих входах 11 (декодирование) и 12 (кодирование). Пусть обратная связь построена по принципу решающей обратной связи. Тогда на передающей стороне данное устройство применяется как кодирующее, а на приемной стороне - как декодирующее.

Используемый для передачи сообщений код выбирается на передающей стороне (в режиме кодирования). Выбор кода, соответствующего при заданных требованиях к верности передачи уровню помех в канале, происходит с помощью блока 2 оценки состояния канала и блока 3 выбора кода. В режиме кодирования сигнал, несущий информацию о номере кода, поступает на I-й, выход группы управляющих выходов блока 3 выбора кода. В режиме декодирования блок 2 оценки состояния канала и блок 3 выбора кода в работе не участвуют. Сигнал, несущий информацию о номере кода, поступает на вход 5₁, второй группы управляющих входов устройства.

Рассмотрим работу устройства по выбору корректирующего кода в режиме кодирования.

Пусть в устройстве используется H кодов, причем с увеличением номера I, кода уменьшается его корректирующая способность (его кодовое расстояние D).

Таким образом, при M = const, выполняется: D₁ > D₂ > ... > D_H, N₁ > N₂ > ... > N_H.

При фиксированных требованиях к верности передачи в случае уменьшения уровня помех устройство должно выбирать код с меньшей корректирующей способностью, а в случае увеличения уровня помех - код с большей корректирующей способностью. При таком подходе обеспечивается эффективное использование канала связи за счет изменения длины кода.

Для решения задачи выбора кода предлагается использовать вероятностный автомат с множеством состояний S = {S_J^I}, При этом S₁^I - S_2B+1^I - подмножество состояний, находясь в которых автомат выбирает для передачи I-й код. Обозначим через Y_I выходной сигнал автомата, определяющий выбор I-го кода. Соответствие состояний S_J^I автомата и выходных сигналов Y_I приведено в табл. 1.

При переходе автомата на I-й код он устанавливается в состояние S_B+1^I. Если при передаче кодовой комбинации корректирующая способность кода больше необходимой, в автомат поступает сигнал "поощрение" X₁, если корректир