Устройство цикловой синхронизации

Устройство цикловой синхронизации

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

И АВТОРСИОМУ СВИДЕТЕЛЬСТВУ

2I7705

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 21.11.1967 (№ 1136556/26-24) Кл. 42m:, 1/04 с присоединением заявки №

Приоритет

MHl; б 06f

УД К 681.327.8:681.326. .35 (088.8) Комитет по делам изобретений открытий при Совета Министров

СССР

Опубликовано 07.Ч.1968. Бюллетень № 16

Дата опубликования описания 9.ИШ.1968

Авторы изобретения

В. К. Георгиев, Б. Б. Ильин и Б. П. Крысин

Заявитель

УСТРОЙСТВО ЦИКДОВОЙ СИНХРОНИЗАЦИИ

Известны устройства цикловой синхронизации для систем псредачи двоичной информации, содержащие блок поиска синхроимпульса па линии задер>кки, циклическом счетчике и логических схемах.

Предлагаемое устройство отличается от известных тем, что, с целью повышения помехоустойчивости устройства синхронизации, оно сод р>кит блок повышения достоверности, первый вход которого подключен к выходу счетчика, второй вход которого подсоединен к выходу логических. схем, один из выходов связан с линией задержки.

Другим отличием предлагаемого устройства является то, что, с целью упрощения устройства, в нем блок повышения достоверности содержит первую, вторую и третью схемы совпадения, первое и второе устройство запоминания фазы и двоичный регистр сдвига с устройством га.пения ранее записанного импульса новь|м, при гем первый и второй входы блока подсоединены к первой схеме совпадения, ее выход, связанный с линией задер>кки, также подключен ко входам второй схемы совпадения и первого устройства запоминания фазы, выход которого связан со вторым входом второй схемы совпадения, выход второй схемы совпадения подсоединен ко входам третьей схемы совпадения и второго устройства запоминания фазы, выход которого связан с другим входом третьей схемы совпадения, выход которой подключен ко входу регистра сдвига.

На чертеже изображена блок-схема устройства цпкловой синхронизации для систем пе5 редачи двоичной информации-.

Передающая часть устройства цикловой синхронизации состоит из генератора 1 синхроимпульсов и схемы 2 «ИЛИ», »а которую с выхода 8 генератора подается синхроим10 пульс, а на вход 4 поступает информационная импульсная последовательность с одним csoбодным разрядом в каждом цикле, куда вставляется синхроимпульс. С выхода 5 схемы снимается информационная импульсная последо15 вательность вместе с синхроимпульсом, которая направляется в канал связи. Синхроимпульс передачи также снимается с выхода !> схемы для записи в синхронизатор передачи, Приемная часть устройства цикловой син20 хронизации для систем передачи двоичной информации включает в себя блок поиска синхроимпульса, состоящий из линии задержки 7 с числом двоичных разрядов N, равным числу двоичных разрядов в цикле передаваемого

25 сообщения; циклического двоичного счетчика

8 емкостью N+1; триггера 9, представляющего собой вместе с выходом 10 счетчика 8 и выходом 11 линии задержки 7 логическую цепь для перевода блока поиска синхропмпульса из режима «захвата» информации в

2177О5 режим поиска синхроимпульса; ячейки 12 «И», через которую производится заполнение линли задержки 7 информационной последовательностью (в режиме «захвата»); ячейки 18 «И», предназначенной для операции поиска синхроимпульса; разделительной ячейки 14

«ИЛИ». Блок повышения достоверности выделения синхроимпульса состоит из логической ячейки 15 «И», служащей для сравнения с сигналом в принимаемой последовательности фазы импульса, выделенного схемой и предполагаемого синхроимпульсом, с тремя выходами (выход 1б — для переключения ьсего устройства из режима поиска синхроимпульса в режим «захвата» информации после выделения первого импульса выходом 17 счетчика 8: выход 18 — для записи выделенного сипхроимпульса в устройство 19, запоминающее его фазу; выход 20, импульс которого в логической ячейке 21 «И» сравнивается по фазе с импульсом, выделенным в результате предшествующего анализа); устройств памяти 19 и 22, запоминающих фазу выделенных импульсов, предполагаемых синхроимпульсами; ячеек 21 и 28 «И», соединенных последовательно и сравнивающих фазы импульсов, записанных в устройствах 19 и 22, с фазой вновь выделенного импульса, синхронизатора, выполненного в виде двоичного регистра 24 сдвига с числом разрядов N и устройством гашения ранее записанного синхроимпульса вновь выделенным, который переписывается в регистр и с выходов 25 может быть снят с любой необходимой для работы оконечного устройства фазой.

Задачей приемной части устройства цикловой синхронизации является выделение синхроимпульса из цифровой последовательности, поступающей на его вход.

Метод выделения синхроимпульса в данном устройстве синхронизации основан на выявлении корреляционных связей последовательно в каждом разряде различных циклов. Иными словами, вероятность появления импульса в любом разряде цикла отлична от единицы, кроме разряда, на котором выставляется синхроимпульс, Очевидно, что путем многократного логического умножения символов одного и того же разряда последовательно поступающих из канала связи циклов, можно добиться того, что в конце концов «единица» останется только B одном разряде. Эта «единица» будет соответствовать позиции синхроимпульса, поскольку при отсутствии помех в канале связи последний всегда находится на одном и том же разряде ряда последовательных циклов и потоке двоичной информации.

Рассмотрим работу схемы.

При включении передающей части устройства генератор 1 синхроимпульсов вырабатывает импульсы, следующие с частотой повгорения циклов. С выхода 8 генератора синхроимпульсы поступают на схему 2 «ИЛИ». На другой вход 4 схемы 2 «ИЛИ» подается информационная двоичная последова гельность со свободным разрядом, в который вставляется синхроимпульс. С выхода 5 схемы 2 «ИЛИ» информация, разбитая на циклы синхронмпульсом, поступает в канал связи. С выхода б генератора 1 синхроимпульсы поступают на

5 передающее устройство для его фазирования.

Принцип работы приемной части устройства цикловой синхронизации рассматривается ниже.

Предполагается, что в работе приемного и

1о передающего устройств рассматриваемой системы цикловой синхронизации одним из известных способов досгигнута синхронизация по тактам. Положим в начале, что схема включена, но на ее вход 2б информация не посту15 пает. Благодаря этому линия задержки 7 очищается от «единиц». Циклический счетчик 8, имеющий емкость N+1, считает «нули». По скольку с выхода 11 линии задержки на вход счетчика 8 поступает непрерывная последова2р тельность «нулей», то он насчитывает (Л +!)

«нуль» и возвращается в исходное состояние.

Таким образом, на выходах. 10 и 18 счетчика 8 с частотой f /N+1 возникают импульсы (здесь — тактовая частота). Импульс с вы25 хода 10 счетчика 8 устанавливают триггер 9 так, что его выход 27 подготавливает ячейку

12 «И» к работе.

Поскольку на вход 2б схемы информация не поступает, то с выхода 28 ячейки 12 «И» зр на схему 14 «ИЛИ» подаются одни «нули».

Противоположный (нулевой) выход 29 триггера 9 подан на вход ячейки 18 «И», благодаря этому ячейка 18 «И» закрыта.

На выходе ячейки 15 «И» импульсы не по35 являются, так как она открывается только по одному входу 17. Такое состояние схемы будем считать исходным.

Пусть теперь на вход 2б схемы поступает импульсная последовательность. Эта последо4р вательность разбита на циклы синхроимпульсом. Заметим, что в исходном состоянии ячейка 12 «И» подготовлена по входу 27 триггером 9. Импульсы поступают из канала связи на вход 2б схемы и подаются к ячейкам 12 и

45 18 «И». Так как ячейка 18 «И» закрыта с выхода 29 триггера 9, то импульсы проходят через ячейку 12 «И», ячейку 14 «ИЛИ» и заполняют линию 7 задержки, имеющую емкость А .

Линия 7 задержки выполнена в виде сдвигаю5р щего регистра. Импульсная последовательность, заполняя линию задержки, продвигается по ней от начала к концу. При появлении импульса на выходе 11 линии 7 задержки триггер 9 переводится в противоположное состояние. При этом триггер 9 открывает по одному входу ячейку 18 «И», подгогавливая ее к работе, и закрывает ячейку 12 «И».

Б этот момент линия задержки 7 заполнена информацией, равной по объему одному цик6р лу. Теперь схема приступает к многократному логическому умножению, о котором упоминается выше.

Операцию поразрядного последовательного логического умножения символов каждой по65 зиции предыдущего цикла на символы соот217705

1IeTcTI3) IoII H. < n03HIIIIH noc, te, I 1ОЩсго oc) LrlecTHляст ячсйка 18 <<И>>, испо.!ьз1 я В качестве сомножителей информацию, хранящуюся в линии задер>кки 7 и поступающую на вход 2б из канала связи.

Таким образом, в линии задержки после логического умножения символов, находящихся

В Ней n IIPerblgrylireiii qrsi<.ie, На CHiVIIIO. Ibl nOC ieдоватсльпости, поступающей в последующий цикл из капала связи, остается все меньше и меньше «единиц». Зта операция повторяется до тех пор, пока в линии задержки останется единственная «единица».

B процессе логического умно>кения импульсы с выхода 11 ли ии задержки воздействуют на циклический двоичный счетчик 8. Каждым приходящим импульсом с выхода 11 счетчик возвращается в исходнос состояние. Емкоеlh счетчика У+1. Пока в линии задержки содержится больше одной «единицы», счетчик не может насчитать Л -нулей, и сигнал на его выходе 18 отсутствует. Когда в линии задержки останется только одна «единица», на выходе

17 счетчика 8 появляется импульс, который поступает па вход ячейки 15 «И». На второй вход ячейки 15 «И» подается канальный импульс с ячейки 18 «И». В случае их совпадения на выходе ячейки 15 «И» появляется импульс, который с известной достоверностью можно считать синхроимпульсом.

Очевидно, что при отсутствии помех з канале связи систему си можно было бы считать законченной циклическим счетчиком 8, и импульс на сго выходе 17 с достоверностью, равной единице, можно было бы полагать синхроимпульсом. Задача достоверного выделения сипхроимпульса существенно усло>кпяется из-за наличия помех в канале связи. В этом случае на выходе 17 циклического счетчика 8 могут появляться импульсы, не совпадающие по фазе с переданным синхроимпульсом. В дальнейшем будем их называть ложными синхроимпульсами. При возрастании ошибок в канале вероягность ложного синхроимпульса увеличивается, ITO приводит к сокращени1о времени удержания синхронизма 1., являющегося одним из осноьных параметров любой системы синхронизации. С целью предотвращения этого устройство синхронизации дополняется блоком повышения достоверности выделения синхроимпульса. Работа ес сводится к следующему.

Импульс с выхода 18 ячейки 15 «И», который предположительно считается синхроимпульсом, записывается в запоминающее его фазу устройство 19, выполненное в виде рекуррентной линии задержки с числом состояний

А, и остается там до прихода следующего импульса с ячейки 15 «И». Одновременно импульс с выхода 1б ячейчи 15 «И» подается на линию задеряки 7 и гасит единственную

«единицу», находящуюся в ней.

Таким образом, осуществляется переход части блока поиска синхроимпульса в режим

«захвата» новой порции информации. Действительно, благодаря тому, что находящаяся в лн11«П 7 33деря1 H CQIIIIHI13 no1311lelr3, цик IH Ieский с:ет!in< 8 насчитывает Л +1 «нулей», и на его выходе 10 появляется импульс, который перебрасывает триггер 9. В результате ячейка

18 «И» закрывается, а ячейка 12 «И» подготавливается к работе. Линия 7 задержки заполняется новой порцией информации, продвигающейся от ее начала к концу. Ячейка 12

«И» открыта до тех пор, пока на выходе 11 линии задержки не появится импульс, перебрасывающнй триггер 9. Триггер 9 открываст ячейку 18 «И» it закрывает ячейку 12 «И».

Схема переходит в рсяим поиска сипхронмпульса, т. е. приступает к поразрядному логиHecHolII) умнО>ксни10, к3к было оппс3по выше.

Когда в л1иии задержки 7 останется Одна

«единица>, па выходе 17 счетчика 8 появляется импульс. Если в этот же момент на входе

80 ячейки 15 «И» также возникает импульс, то с ес выхода импульс поступит и на вход ячейки 21 «И». Зтот яе импульс гасит «единицу» в липни 7 задср>кки и перезаписывается в запомина1ощсе устройство 19, до этого сфазироваппос синхроимпульсом, выделенным в результате предыдущего анализа. Импульс с выхода 81 запоминающсго устройства 19 подастся на вход ячейки 21 «И». Если он совпал с импульсом па входе 20, то ячейка 21 «И» гспсрпруст импульс, который записывается в запоминающее устройство 22, аналогичное с устройством 19.

Запись импульса в запоминающее устройствоо 22 произойдет в р сзул ьта те выделения подряд двух импульсов с одинаковой фазой.

Иными словами, ячейка 21 «И» генерирует импульс лишь в случае, когда па выходе ячейки 15 «И» выделяется импульс два раза подряд с одинаковой фазой. Значит, для установления ошибочной синхронизации необходимо двукратное (и подряд) выделение лояных синхроимпульсов, обязательно соответствующих одному и тому же разряду цикла.

По аналогии ячейка 28 «И» генерирует импульс только в том случае, когда с выхода 17 счетчика 8 три раза подряд выделится импульс, соответствующий одному и тому яе разряду в цикле, Такие узлы, т. е. запоминающее устройство

19 с ячейкой 21 «И» и запомина agree устройство 22 с ячейкой 28 «И», рсзко увеличивают отношение Р1г1Р„где Р.g и Р, — соответственно вероятности достоверного и ложного выдслспия сппхрои . 1пульсов. 3To cooTiloillelllie на выходе 82 схемы имеет порядок (Р 1Р ) N

Л л а па выходе 1б — порядок (P 1Р ):1Л -, где

Д л р „и P, — соответственно вероятности достоверного и JIo?I

8) . Паращивая количество устройств, запо IIiiI3IomIIx фазу, и ячеек «И» можно получить любое заданное соотношение Рд1Р,, и, как результат, любое требуемое зпачсние среднего времени удержания синхронизма t,.

У

217705

Г

1

L! (!

I I7b !

i! !

I !

I ! !

Составитель В. А, Субботин

Редактор О. Д. Привезенцева Текред Т. П. Курилко Корректоры: О. Б. Тюрина и А. П, Васильева лакал 2036!20 Тираж 530 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр. пр. Серова, д. 4

Типография, пр. Сапунова, 2

При этом, естествен 10, насколько возраст;101 среднее время вхождения в сипхропизм, однако среднее время удержания сипхронизма растет неизмеримо быстрее, Таким образом, импульс на выходе 88 ячейки 23 «И» определястся как достоверный синхроимпульс. OII записывается в регистр 24, предварительно гася там импульс, записанный в результате предыдущего анализа. Таким образом, в регистре 24 всегда существует только один импульс. Необходимый для работы оконечной аппаратуры синхроимпульс может быть снят с выходов 25 любой из ячеек хронизатора в зависимости от требуемой фазы.

Предмет изобретения

1. Устройство цикловой синхронизации для систем передачи двоичной информации, содержащее блок поиска синхроимпульса на линии задержки, циклическом счетчике и логических схемах, отличающееся тем, что, с целью повышения помехоустойчивости устройства синхронизации, оно содержит блок IIOBbIIIIcHHH достоверности, первый вход которого подключен к выходу счетчика, второй вход которого подсоединен к выходу логических схем, один из выходов связан с линией задержки.

5 2. Устройство по п. 1, отличающееся тем, что, с целью упрощения устройства, в нем блок повышения достоверности содержит пер вую, вторую и третью схемы совпадения, первое и второе устройство запоминания фазы и

10 двоичный регистр сдвига с устройством гашения ранее записанного импульса новым, причем первый и второй входы блока подсоединены к первой схеме совпадения, ее выход, связанный с линией задержки, также подключен

15 ко входам второй схемы совпадения и первого устройства запоминания фазы, выход которого связан со вторым входом второй схемы совпадения, выход второй схемы совпадения подсоединен ко входам третьей схемы совпа20 дения и второго устройства запоминания фазы, выход которого связан с другим входом третьей схемы совпадения, выход которой подключен ко входу регистра сдвига.