Устройство фазирования

Устройство фазирования

Иллюстрации

Показать все

Реферат

 

тт ор л p E о з, с.:ч

О Л И "C À Н И Е

2182П

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 27.XI1.1966 (№ 1126872/26-9) с присоединением заявки ¹

Приоритет

Опубликовано 17.V.1968. Бюллетень ¹ 17

Кл. 21ат, 13/03

МПК Н Oll

УДК 621.394.662.7 (088.8) Комитет па аелам изобретений и открытий при Совете Министров

СССР

Дата опубликования описания 1.Х.1969

Автор изобретения

Г. А. Полиевский

Заявитель

УСТРОЙСТВО ФАЗИРОВАНИЯ

ДЛЯ ВЪ|СОКОСКОРОСТНЪ|Х СИСТЕМ СВЯЗИ

Изобретение относится к высокоскоростным дискретным системам связи, в частности к устройствам обеспечения синфазности между передающим и приемным распределителями.

Принцип построения известных устройств с дискретной автоподстройкой фазы заключается в том, что в приемной части аппаратуры имеется задающий генератор, частота которого посредством импульсного делителя уменьшается в т раз так, чтобы частота импульсов с выхода делителя f> равнялась скорости телеграфирования N. Изменение фазы импульсов f осуществляется путем добавления и исключения импульсов, подаваемых от задающего генератора на вход делителя частоты, тем самым устраняя расхождение фазы опорных импульсов относительно импульсов входного сигнала. При приеме искаженных по длительности импульсов в условиях помех происходит ложное смещение фазы опорных импульсов от положения синфазности, котороь называется динамической погрешностью синфазности.

Один из возможных вариантов уменьшения динамической погрешности синфазности заключается в уменьшении шага коррекции, что требует увеличения коэффициента деления делителя и соответственного повышения частоты задающего генератора. Применение этого варианта сильно усложняет оборудование, особенно для высокоскоростных систем связи. !

Другой вариант уменьшения динамической погрешности синфазности заключается во введении в коррекционное устройство дополнительного элемента, посредством которого интегрируются результаты измерения рассогласования фаз. Однако предел повышения помехоустойчивости путем увеличения коэффиЮ циента интегрирования ограничен тем, что сужается полоса захвата. Вследствие этого повышение помехоустойчивости системы автоподстройки фазы уменьшает защиту устройства от нестабильности частоты задающих ге15 нераторов передачи и приема.

Таким образом, существующие устройства дискретной автоподстройки фазы для высокоскоростных систем связи сложны в выполне20 нии, и пределы повышения помехоустойчивости их ограничены пределами допустимой нестабильности задающих генераторов передачи и п.риема.

Блок-схема устройства приведена на чер25 теже.

Сущность предлагамого изобретения заключается в том, что входной сигнал 1, представляющий собой бинарную последовательность импульсов, после дифференцирования в

30 узле 2 поступает на анализатор 8 фазы вход218211 ного сигнала и модуляторы 4 и 5 амплитуды импульсов.

На анализатор 3 поступают также сигналы с формирователя б опорного сигнала. С выхода анализатора фазы импульсы «опережения» (+) или «отставания» (— ) подаются на интегрирующий реверсивный счетчик 7, с выхода которого результат интегрирования также в виде импульсов «опережения» или «отставания» поступает на кодирующий реверсивный счетчик 8, вызывая изменение записанного на нем числа в сторону увеличения или уменьшения.

Выходное напряжение с триггеров кодирующего счетчика 8 поступает на две декодируюг!!Hå сетки 9 и 10, постоянные напряжения с выхода KQTopblx управляют амплитудными модуляторами 4 и 5 входных импульсов. Модулирован>ные по амплитуде импульсы поступают на c: емы совпадения 11, состоящие из логических элементов И вЂ” И4 через две одинаков;te линии "àäåðæêè 12 и 18, определяющие сдвиг фазы импульсов, составляющих двойной знакопеременный импульс.

Схемы совпадения управляются от триггера 14, который переключается каждый раз, когда на анализаторе кода 15, представляющего собой обычную диодную матрицу, выделяется импульс при каждом нулевом значении кода в реверсивном счетчике 8.

Каждое переключение триггера 14 в противоположное положение изменит порядок следования им пульсов, составляющих двойной знакопеременный импульс, на противоположный. Образованный с помощью схем «НЕ» 1б и «ИЛИ» 17 двойной знакопеременный импульс поступает на возбуждение кварцевого фильтра 18, из гармонического напряжения на выходе которого образуются опорные импульсы для регенерации и декодирования входного бинарного сигнала.

Предложенное устройство позволяет производить интегрирование величины рассогласования фазы без изменения полосы захвата, что дает возможность построить более гибкую и помехоустойчивую систему фазирования.

Предмет изобретения

10 1. Устройство фазирования для высокоскоростных систем связи, использующих бинарные сигналы, содержащие кварцевый фильтр, анализатор фазы входного сигнала, дифференцирующую цепочку, преобразователь би15 нарных импульсов в последовательности двойных знакопеременных импульсов с регулируемой степенью несимметрии, реверсивный счетчик и дешифратор нулевого кода, отличающееся тем, что, с целью упрощения аппаратуры и

20 независимости коэффициента интегрирования от полосы захвата устройства фазирования после анализатора фазы и интегрирующего реверсивного счетчика, включен преобразователь степени рассогласования фазы опорного

25 и принимаемого сигналов в амплитудную асимметрию двойных знакопеременных импульсов, содержащий кодирующий реверсивный счетчик, два преобразователя кода в напряжение и два амплитудных модулятора.

30 2. Устройство по п. 1, отличающееся тем, что, с целью упрощения аппаратуры при уменьшении одного из импульсов, составляющих двойной знакопеременный импульс, до нуля, к выходу кодирующего реверсивного

Ç5 счетчика подключен дешифратор нулевого значения двоичного кода, управляющий переключателем прямого и инверсного выходов формирователя двойного знакопеременного импульса.

218211

Составитель И. Кульбацкая

Редактор Э. Шибаева Техред А. А. Камышникова Корректор Г. П. Шильман

Заказ 2421, б Тираж 530 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий ври Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2