Параллельный идентификатор критических выбросов и провалов при стационарном и нестационарном напряжении сети

Параллельный идентификатор критических выбросов и провалов при стационарном и нестационарном напряжении сети

Реферат

 

Использование: для одновременного выявления и подсчета выбросов и провалов напряжения, длительность превышения которыми различных уровней анализа больше заданных критических значений, а также определения суммарного времени пребывания электрооборудования в нерабочем состоянии при нестационарном напряжении в электрической сети и значительных отклонениях напряжения. Техническим результатом является расширение функциональных возможностей идентификатора. Идентификатор содержит преобразователь переменного напряжения в постоянное, входной зажим, блок вычитания, источник опорных напряжений, нуль-орган, формирователь модуля, аналоговый компаратор, аналого-цифровой преобразователь, первый и второй цифровые компараторы, первый, второй, третий, четвертый, пятый и шестой счетчики, первый и второй цифровые блоки памяти, D-триггер, SR-триггер, одновибратор, первый, второй, третий, четвертый и пятый элементы И, первый и второй элементы И-НЕ, генератор прямоугольных импульсов, распределитель уровней, элемент ИЛИ. 4 з.п. ф-лы, 9 ил.

Изобретение относится к области информационно-измерительной и вычислительной техники и предназначено для одновременного (параллельного во времени) выявления и подсчета выбросов и провалов напряжения, длительность превышения которыми различных уровней анализа больше заданных критических значений, а также определения суммарного времени пребывания электрооборудования в нерабочем состоянии при нестационарном напряжении в электрической сети и значительных отклонениях напряжения.

Известен детектор колебаний напряжения [1], содержащий входной преобразователь переменного напряжения в постоянное, к выходу которого подключен самопишущий прибор или шлейфовый осциллограф.

Недостатками аналога являются большие затраты средств на носитель регистрации изменений напряжения, а также значительная трудоемкость и большие затраты времени на обработку регистрограмм.

Аналогом предлагаемого устройства также является регистратор импульсных помех [2] , содержащий преобразователь переменного напряжения в постоянное, информационный ключ, время-амплитудный пребразователь, два амплитудно-временных преобразователя, два аналого-цифровых преобразователя, регистр счетчиков, электронные часы, триггер, три элемента задержки, три кнопки управления, цифропечатающую машину (перфоратор).

Недостатками этого аналога являются громоздкость, низкое быстродействие, значительная трудоемкость и большие затраты времени на обработку перфолент, а также невозможность определения суммарного времени отказов электрооборудования.

Наиболее близким техническим решением к предлагаемому является анализатор длительности выбросов и провалов напряжения [3], содержащий преобразователь переменного напряжения в постоянное, нуль-орган, блок формирования модуля, аналоговые компараторы, цифровой компаратор, счетчики, цифровые блоки памяти, элемент И, элемент НЕ, одновибратор, регистр, SR-триггер, два генератора прямоугольных импульсов, многоканальный коммутатор, распределитель уровней.

Недостатком прототипа являются узкие функциональные возможности, а именно, невозможность выявления и подсчета выбросов и провалов напряжения, длительность превышения которыми различных уровней анализа больше заданных критических значений, а также невозможность определения суммарного времени пребывания электрооборудования в нерабочем состоянии при нестационарном напряжении в электрической сети.

Технические задачи, решаемые изобретением - расширение функциональных возможностей устройства за счет возможности параллельного выявления и подсчета только критических выбросов и провалов напряжения, а также определения суммарного времени отказов электрооборудования.

Указанные технические задачи решаются благодаря тому, что в анализатор длительности выбросов и провалов напряжения, содержащий преобразователь переменного напряжения в постоянное, вход которого подключен ко входному зажиму идентификатора, формирователь модуля, нуль-орган, одновибратор, аналоговый компаратор, первый цифровой компаратор, первый, второй, третий и четвертый счетчики, первый и второй цифровые блоки памяти, SR-триггер, первый элемент И, распределитель уровней, генератор прямоугольных импульсов, выход которого соединен с тактовым входом распределителя уровней, первый и третий выходы которого соединены, соответственно, со входами записи второго счетчика и второго цифрового блока памяти, информационный выход которого соединен с информационным входом второго счетчика, информационный выход которого соединен с информационным входом второго цифрового блока памяти, выход первого счетчика соединен с группой младших разрядов адресного входа первого цифрового блока памяти, информационный выход которого соединен с первым входом "А" первого цифрового компаратора, дополнительно введены источник опорных напряжений, аналого-цифровой преобразователь, второй цифровой компаратор, пятый и шестой счетчики, второй, третий, четвертый и пятый элементы И, элемент ИЛИ, первый и второй элементы И-НЕ, D-триггер, блок вычитания, вход уменьшаемого которого подключен к выходу преобразователя переменного напряжения в постоянное, вход вычитаемого подключен к первому выходу источника опорных напряжений, а выход соединен со входами нуль-органа и формирователя модуля, выход которого соединен с информационными входами аналогового компаратора и аналого-цифрового преобразователя, информационный выход которого соединен со вторым входом "D" второго цифрового компаратора, первый вход "С" которого подключен к выходу первого счетчика, соединенному с адресным входом второго цифрового блока памяти, информационный выход второго счетчика соединен со вторым входом "В" первого цифрового компаратора, выход "В>А" которого соединен со входом синхронизации D-триггера, информационный вход которого соединен с шиной нулевого потенциала, а прямой выход соединен со входом установки единицы SR-триггера, вход установки нуля которого объединен с входом установки единицы D-триггера, входом одновибратора, вторым входом первого элемента И и первым входом первого элемента И-НЕ и подключен к выходу аналогового компаратора, вход опорного напряжения которого подключен ко второму выходу источника опорного напряжения, к третьему выходу которого подключен вход опорного напряжения аналого-цифрового преобразователя, выходы SR-триггера соединены соответственно прямой - со вторыми входами второго и третьего элементов И, а инверсный - со вторыми входами четвертого и пятого элементов И, выходы которых соединены соответственно с тактовыми входами третьего и четвертого счетчиков, выход генератора прямоугольных импульсов соединен с третьими входами второго и третьего элементов И, выходы которых соединены соответственно с тактовыми входами пятого и шестого счетчиков, выходы нуль-органа соединены соответственно прямой - со старшим разрядом адресного входа первого цифрового блока памяти и с первыми входами второго и четвертого элементов И, а инверсный - с первыми входами третьего и пятого элементов И, выходы распределителя уровней соединены соответственно второй - с первыми входами второго элемента И-НЕ и первого элемента И, четвертый - с тактовым входом первого счетчика, вход установки нуля которого объединен со входом установки нуля распределителя уровней и подключен к выходу одновибратора, первый выход "С>D" второго цифрового компаратора соединен со вторым входом второго элемента И-НЕ, выход которого через первый элемент И-НЕ соединен со входом установки нуля второго счетчика, второй "С<D" и третий "С=D" выходы второго цифрового компаратора соединены со входами элемента ИЛИ, выход которого соединен с третьим входом первого элемента И, выход которого соединен с тактовым входом второго счетчика; в одном из вариантов реализации блок вычитания содержит операционный усилитель, выход которого является выходом блока вычитания и через резистор обратной связи соединен с инвертирующим входом операционного усилителя, который через первый входной резистор подключен ко входу вычитаемого блока вычитания, вход уменьшаемого которого через второй входной резистор соединен с неинвертирующим входом операционного усилителя, который соединен с шиной нулевого потенциала через дополнительный резистор; в одном из вариантов реализации формирователь модуля содержит первый и второй "идеальные диоды" положительной полярности, выходы которых объединены между собой и связаны с выходом формирователя модуля, вход которого соединен с объединенными между собой входами первого "идеального диода" и инвертора, выход которого соединен со входом второго "идеального диода"; в одном из вариантов реализации инвертор содержит операционный усилитель, выход которого является выходом инвертора и через резистор обратной связи соединен с инвертирующим входом операционного усилителя, который через входной резистор подключен ко входу инвертора, неинвертирующий вход операционного усилителя соединен с шиной нулевого потенциала; "идеальный диод" положительной полярности содержит операционный усилитель, неинвертирующий вход которого подключен ко входу "идеального диода", выход которого соединен с инвертирующим входом операционного усилителя и подключен к катоду диода, анод которого подключен к выходу операционного усилителя.

Существенными отличиями предлагаемого технического решения являются использование новых элементов (аналого-цифрового преобразователя, источника опорных напряжений, второго цифрового компаратора, пятого и шестого счетчиков, второго, третьего, четвертого и пятого элементов И, элемента ИЛИ, первого и второго элементов И-НЕ, D-триггера, блока вычитания) и организация новых связей между ними. Эти существенные отличия обеспечивают достижение положительного эффекта - расширения функциональных возможностей идентификатора.

На фиг. 1 представлена схема идентификатора, на фиг.2-5 предложены варианты реализации схем блока вычитания, формирователя модуля, инвертора и "идеального диода" положительной полярности, на фиг.6 изображены граничные кривые зависимостей амплитуды выбросов и провалов напряжения от длительности, разделяющие области их допустимых и критических значений, на фиг.7 приведены графики изменений напряжения на элементах схемы идентификатора при стационарном, а на фиг.9 - при нестационарном напряжении, на фиг.8 иллюстрируются динамические режимы работы элементов идентификатора.

Идентификатор (фиг.1) содержит преобразователь 1 переменного напряжения в постоянное (ППНП), вход которого подключен ко входному зажиму 2 идентификатора, а выход соединен со входом уменьшаемого блока 3 вычитания (БВ), вход вычитаемого которого подключен к первому выходу источника 4 опорных напряжений (ИОН), а выход соединен со входами нуль органа (НО) 5 и формирователя 6 модуля (ФМ), выход которого соединен с информационными входами аналогового компаратора (АК) 7 и аналого-цифрового преобразователя (АЦП) 8, информационный выход которого соединен со вторым входом "D" второго цифрового компаратора (ЦК) 9, первый вход "С" которого подключен к выходу первого счетчика 10, соединенному с объединенными между собой группой младших разрядов адресного входа первого 11 и адресным входом второго 12 цифровых блоков памяти (ЦБП), информационный выход последнего соединен с информационным входом второго счетчика 13, информационный выход которого соединен с информационным входом второго ЦБП 12 и вторым входом "В" первого ЦК 14, первый вход "А" которого подключен к выходу первого ЦБП 11, а выход "В>А" соединен со входом синхронизации D-триггера 15, информационный вход которого соединен с шиной нулевого потенциала, а прямой выход соединен со входом установки единицы SR-триггера 16, вход установки нуля которого объединен со входом установки единицы D-триггера 15, входом одновибратора 17, вторым входом первого элемента И 18 и первым входом первого элемента И-НЕ 19 и подключен к выходу АК 7, вход опорного напряжения которого подключен ко второму выходу ИОН 4, к третьему выходу которого подключен вход опорного напряжения АЦП 8, прямой выход SR-триггера 16 соединен со вторыми входами второго 20 и третьего 21 элементов И, а инверсный - со вторыми входами четвертого 22 и пятого 23 элементов И, выходы которых соединены соответственно с тактовыми входами третьего 24 и четвертого 25 счетчиков, выход генератора 26 прямоугольных импульсов (ГПИ) соединен с тактовым входом распределителя 27 уровней (РУ), а также с третьими входами второго 20 и третьего 21 элементов И, выходы которых соединены соответственно с тактовыми входами пятого 28 и шестого 29 счетчиков, выходы НО 5 соединены соответственно прямой - со старшим разрядом адресного входа первого ЦБП 11 и с первыми входами второго 20 и четвертого 22 элементов И, инверсный - с первыми входами третьего 21 и пятого 23 элементов И, выходы РУ 27 соединены, соответственно, первый - со входом записи второго счетчика 13, второй - с первыми входами второго элемента И-НЕ 30 и первого элемента И 18, третий - со входом записи второго ЦБП 12, четвертый - с тактовым входом первого счетчика 10, вход установки нуля которого объединен со входом установки нуля РУ 27 и подключен к выходу одновибратора 17, первый выход "С>D" второго ЦК 9 соединен со вторым входом второго элемента И-НЕ 30, выход которого через первый элемент И-НЕ 19 соединен со входом установки нуля второго счетчика 13, второй "С<D" и третий "С=D" выходы второго ЦК 9 соединены со входами элемента ИЛИ 31, выход которого соединен с третьим входом первого элемента И 18, выход которого соединен с тактовым входом второго счетчика 13.

В одном из вариантов реализации блок 3 вычитания (фиг.2) содержит операционный усилитель (ОУ) 32, выход которого является выходом БВ 3, который через резистор 33 обратной связи соединен с инвертирующим входом ОУ 32 и через первый входной резистор 34 подключен ко входу вычитаемого БВ 3, вход уменьшаемого которого через второй входной резистор 35 соединен с неинвертирующим входом ОУ 32, который через дополнительный резистор 36 соединен с шиной нулевого потенциала.

В одном из вариантов реализации формирователь модуля 6 (фиг.3) содержит первый 37 и второй 38 "идеальные диоды" положительной полярности (ИД), выходы которых объединены между собой и связаны с выходом ФМ 6, вход которого соединен с объединенными между собой входами первого ИД 37 и инвертора 39, выход которого соединен со входом второго ИД 38.

В одном из вариантов реализации инвертор 5 (фиг.4) содержит ОУ 40, выход которого является выходом инвертора 5, который через резистор 41 обратной связи соединен с инвертирующим входом ОУ 40, который через входной резистор 42 подключен ко входу инвертора 5, неинвертирующий вход ОУ 40 соединен с шиной нулевого потенциала.

"Идеальный диод" положительной полярности 37 (фиг.5), как и ИД 38, содержит ОУ 43, неинвертирующий вход которого подключен ко входу ИД 37, выход которого соединен с инвертирующим входом ОУ 43 и подключен к катоду диода 44, анод которого подключен к выходу ОУ 43.

Исследования, проведенные в [4-7], показывают, что отказ электрооборудования (ЭО) происходит в том случае, если превышаются параметры двух характеристик выбросов (или провалов) напряжения: амплитуда (у провала - глубина) и длительность превышения уровня. На фиг.6 приведены граничные зависимости U_кр(t_кр) критических значений уровня напряжения U_кр от критической допустимой длительности его превышения t_кр (см. кривые 1 и 2, соответственно, для выбросов и провалов напряжения), разделяющие квадранты U_в0t и U_п0t (квадранты значений параметров, соответственно, выбросов и провалов напряжения) на области I и II, соответственно, работоспособного и неработоспособного состояния ЭО.

Устройством параллельно идентифицируются выбросы и провалы напряжения. Достигается это следующим образом.

Преобразователь 1 осуществляет преобразование переменного напряжения сети u(t) в постоянное напряжение, пропорциональное действующему значению контролируемого напряжения U(t).

Напряжение с выхода ППНП 1 поступает на вход уменьшаемого БВ 3, ко входу вычитаемого которого приложено номинальное напряжение сети U_н с первого выхода ИОН 4. В результате на выходе БВ 3 появляется напряжение (см. фиг.7): U₃ = U(t) - U_н. (1) Это напряжение положительно при выбросах и отрицательно при провалах напряжения сети. Положительное напряжение выброса без изменений пропускается через формирователь 6, отрицательное напряжение провала инвертируется им.

Рассмотрим работу идентификатора при стационарном напряжении на примере распознавания образа выброса напряжения, изображенного на фиг.7 (см. напряжение U₆). В этом случае ФМ 6 без изменений пропускает напряжение с выхода БВ 3 на входы АК 7 и АЦП 8; напряжение прямого выхода НО 5 равно единице.

Границы разрядов АЦП 8 (см. фиг.7) равномерно разбивают диапазон возможных значений амплитуды выброса, взятый на перегибе кривой 1 на фиг.6. Эти границы соответствуют критическим уровням напряжения : Каждому критическому уровню анализа выброса напряжения соответствует критическая длительность (см. фиг.6) его превышения.

Идентификация критических выбросов напряжения по длительности осуществляется с помощью кодов критической длительности (ККД), записанных в ячейках первого ЦБП 11. Например, при n=16 (где n - число уровней анализа модуля амплитуды выбросов или провалов напряжения) в ЦБП 11 заполняется первая группа из шестнадцати ячеек с адресами 10000 - 11111. В ячейки первой группы в двоичном коде записываются значения ККД, пропорциональные критической длительности выбросов: где f₂₆ - частота следования импульсов ГПИ 26.

В ячейки ЦБП 11 второй группы с адресами 00000 - 01111 записываются значения ККД, пропорциональные критической длительности провалов: В ячейки ЦБП 11 с адресами 10000 и 00000 вписывается максимально возможный заполненный код и например, при 8-разрядном исполнении элементов 11-14 идентификатора.

Уровень срабатывания АК 7 меньше младшего значащего разряда U АЦП 8.

При отсутствии выброса напряжения АК 7 находится в отпущенном состоянии, при котором его выходное напряжение равно нулю. Это напряжение (см. фиг.7), проходя через первый элемент И-НЕ 19, преобразуется в единичное напряжение, которое непрерывно удерживает в нулевом состоянии второй счетчик 13 (или обнуляет его). Выходные импульсы ГПИ 26 поступают на вход РУ 27, что обуславливает непрерывное сканирование единичных управляющих импульсов по его выходам. При таком подготовительном режиме обнуляется содержимое всех ячеек второго ЦБП 12.

В процессе нарастания напряжение U₆ в момент времени t₁ на фиг.7 (а также на фиг.8, которой более подробно иллюстрируется работа ГПИ 26, РУ 27 и элементов И 18 и И-НЕ 19 в окрестностях момента времени t₁) превышает уровень срабатывания АК 7 U_оп7, который в этом случае срабатывает - на его выходе появляется единичное напряжение. В частности, это напряжение прикладывается к первому входу первого элемента И-НЕ 19, снимая таким образом постоянно присутствующее единичное напряжение со входа установки нуля второго счетчика 13. По переднему фронту выходного напряжения АК 7 запускается одновибратор 17, выходной импульс которого устанавливает в нулевое состояние счетчик 10 и РУ 27.

С этого момента схема устройства переходит в динамический режим определения длительности выбросов напряжения выше уровней анализа U_8-i с непрерывным сопоставлением их с критическими значениями . Осуществляется это следующим образом.

В момент времени t₂ напряжение U₆ превышает границу первого разряда АЦП 8, выходной код которого становится равным 0001.

При нулевом выходном коде счетчика 10: на выходе ЦБП 12 присутствует содержимое ячейки с адресом 0000, которое в момент времени t₂ равно нулю; код на выходе АЦП 8 равен 0001; содержимое счетчика 13 равно нулю. В результате напряжения на выходах ЦК 11 "C>D" и "C=D" равны нулю, а на выходе "C<D" - единице; напряжение на выходе "В > А" ЦК 16 равно нулю.

При очередном импульсе ГПИ 26 (см. фиг.7) на первом выходе РУ 27 появляется единичный импульс, который вписывает в счетчик 13 содержимое ячейки с адресом 0000, равное 00000000.

Импульс, появляющийся на втором выходе РУ 27, проходя через элемент И 18 (к его первому входу приложено единичное напряжение с выхода элемента ИЛИ 31, а ко второму - единичное напряжение с выхода АК 7), увеличивает на единицу содержимое счетчика 13, которое становится равным 00000001.

Появляющийся на третьем выходе РУ 27 импульс возвращает увеличенную на единицу информацию 00000001 в ту же ячейку ЦБП 12 с адресом 0000.

Импульсом с четвертого, последнего, выхода РУ 27 на единицу увеличивается содержимое счетчика 10, которое становится равным 0001.

При таком выходном коде счетчика 10: на выходе ЦБП 12 присутствует содержимое ячейки с адресом 0001, которое в момент времени t₂ также равно нулю; напряжение на выходе ЦК 9 "С = D" равно единице. Никаких других изменений в схеме устройства после момента времени t₂ не происходит.

Как и в предшествующем цикле работы РУ 27, информация 00000000 из ячейки ЦБП 12 с адресом 0001 преобразуется в 00000001, после чего возвращается назад в ту же ячейку.

Импульсом с четвертого выхода РУ 27 содержимое счетчика 10 преобразуется в 0010. При таком коде счетчика 10 напряжение на выходе ЦК 9 "С > D" становится равным единице, а на выходах "С <D" и "С = D" - нулю. При такой ситуации напряжение на выходе элемента ИЛИ 31 равно нулю, и импульс со второго выхода РУ 27 не пропускается элементом И 18 на тактовый вход счетчика 13. Однако этот импульс, последовательно проходя через элементы 30 и 19, поступает на вход установки нуля счетчика 13 и подтверждает его нулевое содержимое.

Аналогично при выходных кодах счетчика 10, больших 0001, содержимое соответствующих ячеек ЦБП 12 остается нулевым.

После полного заполнения счетчика 10 и последующего его обнуления в очередных циклах работы РУ 27 содержимое ячеек ЦБП 12 с адресами 0000 и 0001 из 00000001 преобразуется в 00000010.

В следующем цикле работы счетчика 10 содержимое этих же ячеек преобразуется, соответственно, из 00000010 в 00000011 и т.д.

К моменту времени t₃ на фиг.7 содержимое ячеек 0000 и 0001 ЦБП 12 становится, например, равным 00001000.

В момент времени t₃ напряжение U₃ на фиг.7 превышает границу второго разряда АЦП 8, его выходной код становится равным 0010. При этом нарастание содержимого ячеек 0000 - 0010 ЦБП 12 в каждом цикле работы РУ 27 осуществляется следующим образом: 0000: 00001001; 00001010; 00001011; 00001100; 00001101...

0001: 00001001; 00001010; 00001011; 00001100; 00001101...

0010: 00000001; 00000010; 00000011; 00000100; 00000101...

В момент времени t₄ содержимое ячейки 0010 ЦБП 12 превышает критическую длительность , код которой хранится в ячейке 10010 ЦБП 11 - в результате на выходе "В > А" ЦК 14 появляется единичное напряжение, вписывающее "ноль" в D-триггер 15. Появляющийся на прямом выходе последнего нулевой потенциал опрокидывает SR-триггер 16 в единичное состояние.

При этом по заднему фронту напряжения с инверсного выхода SR-триггера 16, спадающего из единичного уровня в нулевой, содержимое счетчика 24 увеличивается на единицу.

Таким образом после соответствующего распознавания образа засчитывается выброс напряжения с критическими параметрами.

Поскольку критическая длительность выброса имеет довольно большое значение (см. фиг.6), то очередной импульс на выходе ЦК 14 мог бы появиться в момент времени t₆ (см. фиг.7).

Однако этот импульс не появляется, поскольку в момент времени t₅ компаратор 7 уже отпускает, нулевое напряжение с его выхода при этом переводит в нулевое состояние SR-триггер 16, в единичное состояние D-триггер 15, а также обнуляет ячейки ЦБП 12.

При анализе провалов напряжения ФМ 6 инвертирует напряжение U₃; напряжение на прямом выходе НО 5 становится равным нулю, а на инверсном - единице. В этом случае на входы АК 7 и АЦП 8 подается напряжение: U₆ = - [U(t) - U_н]. (2) В остальном при анализе провалов напряжения работа устройства аналогична описанной выше при анализе выбросов. Подсчет критических провалов напряжения осуществляется счетчиком 25.

Рассмотрим работу устройства при нестационарном напряжении на примере анализа и фиксации выброса напряжения, изображенного на фиг.9 (см. напряжение U₆).

При нестационарном напряжении в сети длительное время имеют место большие отклонения напряжения. В такой ситуации происходит отказ ЭО без восстановления работоспособного состояния на длительное время. В этом случае также длительное время могут быть превышены границы различных разрядов АЦП 8.

Учет суммарного времени отказов ЭО при длительных положительных отклонениях напряжения выполняется счетчиком 28, а при длительных отрицательных отклонениях напряжения - счетчиком 29.

При идентификации выброса напряжения на фиг.9 в момент времени t₁ на выходе D-триггера 15 появляется нулевое напряжение, которое переводит в единичное состояние SR-триггер 16. Напряжение с прямого выхода последнего прикладывается ко второму входу элемента И 20, который при этом начинает пропускать импульсы с выхода ГПИ 26, поскольку к первому входу элемента И 20 приложено единичное напряжение с прямого выхода НО 5. Счетчиком 28 подсчитывается количество ₂₈ импульсов ГПИ 26, по которому может быть определено суммарное время пребывания ЭО в отказавшем состоянии из-за длительных выбросов напряжения, переходящих в положительные отклонения напряжения: где - суммарное время отказов электрооборудования по причине выбросов напряжения за время контроля (сутки, неделя, месяц и т.д.), выраженное в секундах; N₂₈ - показания счетчика 28; f - частота ГПИ 26, Гц.

По аналогичной формуле (с учетом показаний счетчика 29) после окончания контроля определяется суммарное время отказов электрооборудования по причине провалов напряжения.

Преимуществами предлагаемого технического решения по сравнению с известными является расширение функциональных возможностей. Схема идентификатора проста и легко реализуется на интегральных микросхемах отечественного производства.

Источники информации 1. Ахалкаци В.Г., Церетели К.О., Блеткин Н.П. Детектор колебаний напряжения//Сообщение АН ГССР. Электромеханика 64.-197l.-N2.

2. Корнеев Б.А., Самуйтис В.П. Регистратор импульсных помех // Помехи в цифровой технике: Сб. материалов науч.-техн. конф. /Под ред. И.С. Гурвича. - Вильнюс: Респ. ин-т науч.-техн. информации и пропаганды, 1969. - С. 136 - 138.

3. Патент 1674156 РФ, МПК G 06 F 17/18, 1991 (прототип).

4. Тэндон М.Л. Применение имитаторов помех для выявления схем, чувствительных к сетевым помехам //Электроника. - 1966. -N5. - С. 33-38.

5. Ермаков В.Ф., Черепов В.И. Метод автоматического определения критических значений характеристик резкопеременного изменения напряжения для одиночных электроприемников // Повышение эффективности электроснабжения сельскохозяйственных потребителей: Тез. докл. Краевой науч.-техн. конф. молодых ученых и специалистов. - Краснодар: КПИ, 1983.- С. 46-48.

6. Гурвич И.С. Защита ЭВМ от внешних помех. - М.: Энергоатомиздат, 1984. 224 с.

7. Ермаков В. Ф. , Черепов В.И. Экспериментальное исследование влияния провалов напряжения питающей сети на работу электроприемников //Изв. вузов. Сев.-Кавк. регион. Техн. науки.- 1997.-N1.-С. 38-41.

Формула изобретения

1. Параллельный идентификатор критических выбросов и провалов при стационарном и нестационарном напряжении сети, содержащий преобразователь переменного напряжения в постоянное, вход которого подключен ко входному зажиму идентификатора, формирователь модуля, нуль-орган, одновибратор, аналоговый компаратор, первый цифровой компаратор, первый, второй, третий и четвертый счетчики, первый и второй цифровые блоки памяти, SR-триггер, первый элемент И, распределитель уровней, генератор прямоугольных импульсов, выход которого соединен с тактовым входом распределителя уровней, первый и третий выходы которого соединены, соответственно, со входами записи второго счетчика и второго цифрового блока памяти, информационный выход которого соединен с информационным входом второго счетчика, информационный выход которого соединен с информационным входом второго цифрового блока памяти, выход первого счетчика соединен с группой младших разрядов адресного входа первого цифрового блока памяти, информационный выход которого соединен с первым входом "А" первого цифрового компаратора, отличающийся тем, что в него дополнительно введены источник опорных напряжений, аналого-цифровой преобразователь, второй цифровой компаратор, пятый и шестой счетчики, второй, третий, четвертый и пятый элемент И, элемент ИЛИ, первый и второй элементы И - НЕ, D-триггер блок вычитания, вход уменьшаемого которого подключен к выходу преобразователя переменного напряжения в постоянное, вход вычитаемого подключен к первому выходу источника опорных напряжений, а выход соединен со входами нуль-органа и формирователя модуля, выход которого соединен с информационными входами аналогового компаратора и аналого-цифрового преобразователя, информационный выход которого соединен со вторым входом "D" второго цифрового компаратора, первый вход "С" которого подключен к выходу первого счетчика, соединенному с адресным входом второго цифрового блока памяти, информационный выход второго счетчика соединен со вторым входом "В" первого цифрового компаратора, выход "В>А" которого соединен со входом синхронизации D-триггера, информационный вход которого соединен с шиной нулевого потенциала, а прямой выход соединен со входом установки единицы SR-триггера, вход установки нуля которого объединен с входом установки единицы D-триггера, входом одновибратора, вторым входом первого элемента И и первым входом первого элемента И - НЕ и подключен к выходу аналогового компаратора, вход опорного напряжения которого подключен ко второму выходу источника опорного напряжения, к третьему выходу которого подключен вход опорного напряжения аналого-цифрового преобразователя, выходы SR-триггера соединены соответственно прямой - со вторыми входами второго и третьего элементов И, а инверсный - со вторыми входами четвертого и пятого элементов И, выходы которых соединены соответственно с тактовыми входами третьего и четвертого счетчиков, выход генератора прямоугольных импульсов соединен с третьими входами второго и третьего элементов И, выходы которых соединены соответственно с тактовыми входами пятого и шестого счетчиков, выходы нуль-органа соединены соответственно прямой со старшим разрядом адресного входа первого цифрового блока памяти и с первыми входами второго и четвертого элемента И, а инверсный - с первыми входами третьего и пятого элементов И, выходы распределителя уровней соединены соответственно второй - с первыми входами второго элемента И - НЕ и первого элемента И, четвертый - с тактовым входом первого счетчика, вход установки нуля которого объединен со входом установки нуля распределителя уровней и подключен к выходу одновибратора, первый выход "С<D" второго цифрового компаратора соединен со вторым входом второго элемента И - НЕ, выход которого через первый элемент И - НЕ соединен со входом установки нуля второго счетчика, второй "C>D" и третий "C=D" выходы второго цифрового компаратора соединены со входами элемента ИЛИ, выход которого соединен с третьим входом первого элемента И, выход которого соединен с тактовым входом второго счетчика.

2. Идентификатор по п. 1, отличающийся тем, что в одном из вариантов реализации блок вычитания содержит операционный усилитель, выход которого является выходом блока вычитания и через резистор обратной связи соединен с инвертирующим входом операционного усилителя, который через первый входной резистор подключен ко входу вычитаемого блока вычитания, вход уменьшаемого которого через второй входной резистор соединен с неинвертирующим входом операционного усилителя, который соединен с шиной нулевого потенциала через дополнительный резистор.

3. Идентификатор по п. 1, отличающийся тем, что в одном из вариантов реализации формирователь модуля содержит первый и второй "идеальные диоды" положительной полярности, выходы которых объединены между собой и связаны с выходом формирователя модуля, вход которого соединен с объединенными между собой входами первого "идеального диода" и инвертора, выход которого соединен со входом второго "идеального диода".

4. Идентификатор по пп.1 и 3, отличающийся тем, что в одном из вариантов реализации инвертор содержит операционный усилитель, выход которого является выходом инвертора и через резистор обратной связи соединен с инвертирующим входом операционного усилителя, который через входной резистор подключен ко входу инвертора, неинвертирующий вход операционного усилителя соединен с шиной нулевого потенциала.

5. Идентификатор по пп. 1 и 3, отличающийся тем, что "идеальный диод" положительной полярности содержит операционный усилитель, неинвертирующий вход которого подключен ко входу "идеального диода", выход которого соединен с инвертирующим входом операционного усилителя и подключен к катоду диода, анод которого подключен к выходу операционного усилителя.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9