Устройство сложения с ускоренным переносом

Устройство сложения с ускоренным переносом

Реферат

 

Изобретение относится к электронике и предназначено для использования в цифровых вычислительных устройствах. Технический результат заключается в повышении разрядности устройства сложения без увеличения количества каскадов в критическом тракте распространения сигнала переноса, снижающего быстродействие устройства, или повышении быстродействия при помощи замены сложной схемы переноса на несколько более простых с меньшим числом каскадов. Технический результат достигается тем, что в устройстве, содержащем сумматоры-формирователи сигналов возникновения переноса и сумматоры-формирователи сигналов распространения переноса, расширяются функции элементов, вводятся дополнительные элементы и изменяются связи. Это позволит использовать сигналы переноса из одной, двух, трех и четырех групп суммируемых разрядов, выполнять сумматорами завершающих функций формирования сигналов переноса и ввести дополнительную, третью, ступень прибавления переносов в старшие разряды. Предложено также схемотехническое и конструктивное выполнение элементов. 2 с. и 1 з.п.ф-лы, 31 ил.

Изобретение относится к электронике и предназначено для использования в цифровых вычислительных устройствах.

Известны устройства, в которых сложение чисел выполняется поразрядно с помощью последовательной цепи сумматоров, см., например, Киносита К., Асада К. , Карацу О. Логическое проектирование СБИС: Пер. с япон. - М.: Мир, 1988, с. 67, рис.2.26. С увеличением числа разрядов суммируемых чисел в таких схемах значительно удлиняется цепочка распространения сигналов от входов младших разрядов слагаемых до выхода старшего разряда суммы и поэтому растет наихудшее значение временной задержки, что является недостатком.

Уменьшить время выполнения суммирования позволяет использование в устройствах сложения пирамидальной схемы ускоренного переноса (см. Киносита К., Асада К., Карацу О. Логическое проектирование СБИС: Пер. с япон., - М.: Мир, 1988, с. 69, рис.2.27 и 2.28). В этой схеме сигнал переноса в каждый разряд формируется непосредственно из сигналов предыдущих разрядов суммируемых чисел по древовидному алгоритму, позволяющему укоротить цепочки переноса. Если разрядность устройства сложения с ускоренным переносом такова, что в цепи формирования переносов нечетное число каскадов инвертирующих элементов, их сигналы представлены с инверсией. В качестве сумматоров в таком устройстве используется последовательное подключение схем ИСКЛЮЧАЮЩЕЕ 2ИЛИ и РАВНОЗНАЧНОСТЬ 2, в котором первая ступень выполняет сложение пары соответствующих разрядов суммируемых чисел, получаемых непосредственно со входов устройства, а вторая прибавляет к результату перенос, сигнал которого поступает с задержкой с выхода схемы переноса.

Известное решение схемы ИСКЛЮЧАЮЩЕЕ 2ИЛИ содержит элемент 2ИЛИ-НЕ и элемент, выполняющий функцию вида здесь и далее переменные А, В и С соответствуют сигналам, поступающим на первый, второй и третий входы элементов, (см. Доп. а.с. СССР 1429315, МКП Н 03 К 19/094, опубликованное 7 октября 1988 г., бюлл. 37), а известное решение схемы РАВНОЗНАЧНОСТЬ 2 содержит элемент 2ИЛИ-НЕ и элемент, выполняющий функцию вида (см. Патент Японии 4-38009, МКП G 06 F 7/50, опубликованный 23 июня 1992 г.).

Перестановка в последовательности схем ИСКЛЮЧАЮЩЕЕ 2ИЛИ и РАВНОЗНАЧНОСТЬ 2 позволяет использовать в качестве входного элемента подходящий формирователь сигнала возникновения переноса или распространения переноса, выполняющий функцию 2И-НЕ или 2ИЛИ-НЕ соответственно.

Данное устройство по технической сущности наиболее близко к изобретению.

Наиболее близкий аналог содержит сумматоры-формирователи сигналов возникновения переноса и сумматоры-формирователи сигналов распространения переноса.

Каждый сумматор-формирователь сигнала возникновения переноса (Фиг.1) состоит из первого элемента 1 2И-НЕ, второго элемента 2, выполняющего функцию вида третьего элемента 3 2ИЛИ-НЕ и четвертого элемента 4 - Входы первого элемента 1 соответственно соединены с первым и вторым входами второго элемента 2 и подключены к соответствующим входам А_i, В_i разрядов суммируемых чисел. Выход первого элемента 1 является выходом инверсии соответствующего сигнала возникновения переноса и подключен к третьему входу второго элемента 2. Выход третьего элемента 3 соединен с первыми входом четвертого элемента 4, второй вход которого вместе с первым входом третьего элемента 3 подключен к выходу второго элемента 2. Второй вход третьего элемента 3 и третий вход четвертого элемента 4 соединены и подключены к соответствующему входу инверсии сигнала переноса. Выход четвертого элемента 4 является выходом S_i соответствующего разряда суммы.

Каждый сумматор-формирователь сигнала распространения переноса (Фиг.2) состоит из первого элемента 5 2ИЛИ-НЕ, второго элемента 6, выполняющего функцию вида третьего элемента 7 2И-НЕ и четвертого элемента 8 - Входы первого элемента 5 соответственно соединены с первым и вторым входами второго элемента 6 и подключены к соответствующим входам А_i, В_i разрядов суммируемых чисел. Выход первого элемента 5 является выходом инверсии соответствующего сигнала распространения переноса и подключен к третьему входу второго элемента 6. Выход третьего элемента 7 соединен с первым входом четвертого элемента 8, второй вход которого вместе с первым входом третьего элемента 7 подключен к выходу второго элемента 6. Второй вход третьего элемента 7 и третий вход четвертого элемента 8 соединены и подключены к соответствующему входу инверсии сигнала переноса. Выход четвертого элемента 8 является выходом S_i соответствующего разряда суммы.

Устройство-аналог работает следующим образом.

В каждом сумматоре-формирователе сигнала возникновения переноса первый элемент 1 2И-НЕ выполняет дизъюнкцию инверсий суммируемых разрядов А_i и В_i, логическое умножение которой на дизъюнкцию повторений разрядов А_i и В_i с последующей инверсией, осуществляемых вторым элементом 2 позволяет получить инверсию суммы разрядов А_i и В_i согласно формуле Сложение суммы S_ABi и переноса С1_i, сигналы которых поступают с инверсией, выполняют третий и четвертый элементы 3 и 4 по формуле В каждом сумматоре-формирователе сигнала распространения переноса первый элемент 5 2ИЛИ-НЕ производит логическое умножение инверсий суммируемых разрядов А_i и В_i. Инверсия дизъюнкции его выходного сигнала с конъюнкцией повторений разрядов А_i и В_i, выполняемая вторым элементом 6 является суммой разрядов А_i и В_i, как показывает формула Сумма S_ABi складывается с переносом С1_i, поступающим в инверсном представлении, с помощью третьего и четвертого элементов 7 и 8 в соответствии со следующей формулой: Недостаток устройства-аналога заключается в разнице задержек сигналов, поступающих на входы второй ступени сложения, образуемой элементами 3, 4 и 7, 8. Это вызвано большей сложностью схем переноса, особенно в старшие разряды, по сравнению со схемой первой ступени сложения на элементах 1, 2 и 5, 6.

Задачей настоящего изобретения является достижение технического результата, заключающегося в получении возможности выравнивания быстродействия первых ступеней суммирования и цепей формирования переносов, а также замены сложной схемы переноса на несколько более простых с меньшими задержками или подключения дополнительных схем переноса с целью повышения разрядности устройства сложения без увеличения количества каскадов задержки.

Поставленная задача решается тем, что в устройстве сложения с ускоренным переносом, содержащем с первой по четвертую группы сумматоров, имеющих две разновидности: сумматор-формирователь сигнала возникновения переноса и сумматор-формирователь сигнала распространения переноса, каждый сумматор-формирователь сигнала возникновения переноса состоит из первого элемента 2И-НЕ, второго элемента, выполняющего функцию вида третьего элемента и четвертого элемента здесь и далее переменные А, В, С, D, Е, F обозначают сигналы, соответствующие с первого по шестой входам элементов, входы первого элемента соответственно соединены с первым и вторым входами второго элемента и подключены к соответствующим входам разрядов суммируемых чисел, выход первого элемента является выходом инверсии соответствующего сигнала возникновения переноса и подключен к третьему входу второго элемента, выход третьего элемента соединен с первым входом четвертого элемента, второй вход которого вместе с первым входом третьего элемента подключен к выходу второго элемента, каждый сумматор-формирователь сигнала распространения переноса состоит из первого элемента 2ИЛИ-НЕ, второго элемента, выполняющего функцию вида третьего элемента и четвертого элемента входы первого элемента соответственно соединены с первым и вторым входами второго элемента и подключены к соответствующим входам разрядов суммируемых чисел, выход первого элемента является выходом инверсии соответствующего сигнала распространения переноса и подключен к третьему входу второго элемента, выход третьего элемента соединен с первым входом четвертого элемента, второй вход которого вместе с первым входом третьего элемента подключен к выходу второго элемента, в каждом сумматоре первой группы второй вход третьего элемента и третий вход четвертого элемента соединены и подключены к соответствующему входу инверсии сигнала переноса из первой группы разрядов суммируемых чисел, выходы четвертых элементов сумматоров первой и второй групп являются выходами соответствующих разрядов суммы, в каждом сумматоре-формирователе сигнала возникновения переноса второй группы функция третьего элемента расширена до вида а функция четвертого элемента расширена до вида в каждом сумматоре-формирователе сигнала распространения переноса второй группы функция третьего элемента расширена до вида а функция четвертого элемента расширена до вида В каждом сумматоре второй группы второй вход третьего элемента и третий вход четвертого элемента соединены и подключены к соответствующему входу инверсии сигнала переноса из второй группы разрядов суммируемых чисел, третий вход третьего элемента вместе с четвертым входом четвертого элемента подключен к соответствующему входу инверсии сигнала распространения переноса второй группой разрядов суммируемых чисел, четвертый вход третьего элемента и пятый вход четвертого элемента соединены и подключены ко входу инверсии старшего сигнала переноса из первой группы разрядов суммируемых чисел.

В каждом сумматоре-формирователе сигнала возникновения переноса третьей группы добавлены пятый элемент-инвертор и шестой элемент 2И-НЕ, первый вход которого соединен с первым входом третьего элемента, второй вход которого и третий вход четвертого элемента соединены и подключены к соответствующему входу сигнала переноса из третьей группы разрядов суммируемых чисел, вход пятого элемента вместе со вторым входом шестого элемента подключен к соответствующему входу сигнала распространения переноса третьей группой разрядов суммируемых чисел.

В каждом сумматоре-формирователе сигнала распространения переноса третьей группы добавлены пятый и шестой элементы 2И-НЕ, первый вход пятого элемента соединен с первым входом третьего элемента, второй вход которого и третий вход четвертого элемента соединены и подключены к соответствующему входу сигнала переноса из третьей группы разрядов суммируемых чисел, второй вход пятого элемента вместе с первым входом шестого элемента подключен к соответствующему входу сигнала распространения переноса третьей группой разрядов суммируемых чисел, второй вход шестого элемента подключен к выходу пятого элемента.

В каждом сумматоре-формирователе сигнала возникновения переноса четвертой группы функция третьего элемента расширена до вида а функция четвертого элемента расширена до вида добавлены пятый элемент 2И-НЕ и шестой элемент 3И-НЕ, первый вход которого подключен к первому входу третьего элемента, второй вход которого и третий вход четвертого элемента соединены и подключены к соответствующему входу сигнала переноса из четвертой группы разрядов суммируемых чисел, третий вход третьего элемента вместе с четвертым входом четвертого элемента, первым входом пятого элемента и вторым входом шестого элемента подключен к соответствующему входу сигнала распространения переноса четвертой группой разрядов суммируемых чисел, четвертый вход третьего элемента и пятый вход четвертого элемента соединены и подключены ко входу старшего сигнала переноса из третьей группы разрядов суммируемых чисел, второй вход пятого элемента и третий вход шестого элемента соединены со входом старшего сигнала распространения переноса третьей группой разрядов суммируемых чисел.

В каждом сумматоре-формирователе сигнала распространения переноса четвертой группы функция третьего элемента расширена до вида а функция четвертого элемента расширена до вида добавлены пятый и шестой элементы 3И-НЕ, первый вход пятого элемента подключен к первому входу третьего элемента, второй вход которого и третий вход четвертого элемента соединены и подключены к соответствующему входу сигнала переноса из четвертой группы разрядов суммируемых чисел, третий вход третьего элемента вместе с четвертым входом четвертого элемента, вторым входом пятого элемента и первым входом шестого элемента подключен к соответствующему входу сигнала распространения переноса четвертой группой разрядов суммируемых чисел, четвертый вход третьего элемента и пятый вход четвертого элемента соединены и подключены ко входу старшего сигнала переноса из третьей группы разрядов суммируемых чисел, третий вход пятого элемента и второй вход шестого элемента соединены со входом старшего сигнала распространения переноса третьей группой разрядов суммируемых чисел, а третий вход шестого элемента подключен к выходу пятого элемента.

В каждом сумматоре третьей и четвертой групп добавлены седьмой элемент, выполняющий функцию вида и восьмой элемент у которых первые, вторые и третьи входы соответственно соединены и подключены ко входам инверсий старших сигналов переноса из разрядов первой группы суммируемых чисел, распространения переноса второй группой разрядов суммируемых чисел и переноса из разрядов второй группы суммируемых чисел, четвертый вход седьмого элемента соединен с выходом пятого элемента, четвертый, пятый и шестой входы восьмого элемента подключены к выходам шестого, седьмого и четвертого элементов соответственно, выход восьмого элемента является выходом соответствующего разряда суммы.

Каждый элемент устройства сложения с ускоренным переносом выполнен на транзисторах МДП-структуры с индуцированными каналами р- и n-типов проводимости, третьи элементы сумматоров второй и четвертой групп содержат по четыре МДП-транзистора р-типа и по четыре n-МДП-транзистора, затворы которых по порядку подключены к первым-четвертым входам (А, В, С, D соответственно), седьмой элемент сумматоров третьей и четвертой групп содержит по четыре МДП-транзистора р- и n-типа, затворы которых в обратном порядке подключены к первому-четвертому входам.

В третьем элементе каждого сумматора-формирователя сигнала возникновения переноса второй группы и в седьмом элементе каждого сумматора третьей и четвертой групп стоки первого р-МДП-, первого и второго n-МДП-транзисторов соединены и являются выходом элемента, исток первого МДП-транзистора р-типа соединен со стоками второго и четвертого р-МДП-транзисторов, исток четвертого р-МДП-транзистора подключен к стоку третьего МДП-транзистора р-типа, исток которого вместе с истоком второго р-МДП-транзистора подключен к шине положительного напряжения питания, исток второго МДП-транзистора n-типа соединен со стоками третьего и четвертого n-МДП-транзисторов, истоки которых вместе с истоком первого n-МДП-транзистора подключены к шине отрицательного напряжения питания.

В третьем элементе каждого сумматора-формирователя сигнала распространения переноса второй группы стоки с первого по третий МДП-транзисторов р-типа и сток первого МДП-транзистора n-типа соединены и являются выходом элемента, исток третьего р-МДП-транзистора соединен со стоком четвертого МДП-транзистора р-типа, исток которого вместе с истоками первого и второго р-МДП-транзисторов подключен к шине положительного напряжения питания, исток первого МДП-транзистора n-типа соединен со стоком второго n-МДП-транзистора, исток которого соединен со стоками третьего и четвертого МДП-транзисторов n-типа, истоки которых подключены к шине отрицательного напряжения питания.

В третьем элементе каждого сумматора-формирователя сигнала возникновения переноса четвертой группы сток первого МДП-транзистора р-типа и стоки с первого по третий МДП-транзисторов n-типа соединены и являются выходом элемента, исток первого МДП-транзистора р-типа соединен со стоком второго р-МДП-транзистора, исток которого соединен со стоками третьего и четвертого МДП-транзисторов р-типа, истоки которых подключены к шине положительного напряжения питания, исток третьего n-МДП-транзистора соединен со стоком четвертого МДП-транзистора n-типа, исток которого вместе с истоками первого и второго n-МДП-транзисторов подключен к шине отрицательного напряжения питания.

В третьем элементе каждого сумматора-формирователя сигнала распространения переноса четвертой группы стоки первого и второго р-МДП-, первого n-МДП-транзисторов соединены и являются выходом элемента, исток второго МДП-транзистора р-типа соединен со стоками третьего и четвертого р-МДП-транзисторов, истоки которых вместе с истоком первого р-МДП-транзистора подключены к шине положительного напряжения питания, исток первого МДП-транзистора n-типа соединен со стоками второго и четвертого n-МДП-транзисторов, исток четвертого n-МДП-транзистора подключен к стоку третьего МДП-транзистора n-типа, исток которого вместе с истоком второго n-МДП-транзистора подключен к шине отрицательного напряжения питания.

Четвертые элементы сумматоров второй и четвертой групп содержат по пять МДП-транзисторов р-типа и по пять n-МДП-транзисторов, затворы которых по порядку подключены к первым-пятым входам (A, B, C, D, E соответственно), в четвертом элементе каждого сумматора-формирователя сигнала возникновения переноса второй группы стоки первого р-МДП-, первого и второго n-МДП-транзисторов соединены и являются выходом элемента, исток первого МДП-транзистора р-типа соединен со стоками второго, третьего и четвертого р-МДП-транзисторов, исток четвертого р-МДП-транзистора подключен к стоку пятого МДП-транзистора р-типа, исток которого вместе с истоками второго и третьего р-МДП-транзисторов подключен к шине положительного напряжения питания, исток второго МДП-транзистора n-типа подключен к стоку третьего n-МДП-транзистора, исток которого соединен со стоками четвертого и пятого n-МДП-транзисторов, истоки которых вместе с истоком первого n-МДП-транзистора подключены к шине отрицательного напряжения питания.

В четвертом элементе каждого сумматора-формирователя сигнала распространения переноса второй группы стоки первого и второго МДП-транзисторов р-типа и сток первого МДП-транзистора n-типа соединены и являются выходом элемента, исток второго р-МДП-транзистора соединен со стоками третьего и пятого МДП-транзисторов р-типа, исток пятого р-МДП-транзистора соединен со стоком четвертого МДП-транзистора р-типа, исток которого вместе с истоками первого и третьего р-МДП-транзисторов подключен к шине положительного напряжения питания, исток первого МДП-транзистора n-типа соединен со стоками второго, четвертого и пятого n-МДП-транзисторов, истоки четвертого и пятого МДП-транзисторов n-типа соединены со стоком третьего n-МДП-транзистора, исток которого вместе с истоком второго МДП-транзистора n-типа подключен к шине отрицательного напряжения питания.

В четвертом элементе каждого сумматора-формирователя сигнала возникновения переноса четвертой группы стоки первого р-МДП-, первого и второго n-МДП-транзисторов соединены и являются выходом элемента, исток первого МДП-транзистора р-типа соединен со стоками второго, четвертого и пятого р-МДП-транзисторов, истоки четвертого и пятого р-МДП-транзисторов подключены к стоку третьего МДП-транзистора р-типа, исток которого вместе с истоком второго р-МДП-транзистора подключен к шине положительного напряжения питания, исток второго МДП-транзистора n-типа соединен со стоками третьего и пятого n-МДП-транзисторов, исток пятого МДП-транзистора n-типа соединен со стоком четвертого n-МДП-транзистора, исток которого вместе с истоками первого и третьего n-МДП-транзисторов подключен к шине отрицательного напряжения питания.

В четвертом элементе каждого сумматора-формирователя сигнала распространения переноса четвертой группы стоки первого и второго р-МДП- и первого n-МДП-транзисторов соединены и являются выходом элемента, исток второго МДП-транзистора р-типа подключен к стоку третьего р-МДП-транзистора, исток которого соединен со стоками четвертого и пятого р-МДП-транзисторов, истоки которых вместе с истоком первого р-МДП-транзистора подключены к шине положительного напряжения питания, исток первого МДП-транзистора n-типа соединен со стоками второго, третьего и четвертого n-МДП-транзисторов, исток четвертого n-МДП-транзистора подключен к стоку пятого МДП-транзистора n-типа, исток которого вместе с истоками второго и третьего n-МДП-транзисторов подключен к шине отрицательного напряжения питания.

Восьмой элемент каждого сумматора третьей и четвертой групп содержит по шесть МДП-транзисторов р- и n-типа, затворы которых по порядку подключены к первому-шестому входам (A, B, C, D, E, F соответственно), стоки четвертого и пятого МДП-транзисторов р-типа и стоки пятого и шестого МДП-транзисторов n-типа соединены и являются выходом элемента, исток четвертого р-МДП-транзистора соединен со стоками первого и третьего МДП-транзисторов р-типа, истоки первого и пятого р-МДП-транзисторов соответственно соединены со стоками второго и шестого МДП-транзисторов р-типа, истоки которых вместе с истоком третьего р-МДП-транзистора подключены к шине положительного напряжения питания, истоки пятого и шестого МДП-транзисторов n-типа соединены со стоками первого, второго и четвертого n-МДП-транзисторов, истоки первого и второго МДП-транзисторов n-типа соединены со стоком третьего n-МДП-транзистора, исток которого вместе с истоком четвертого МДП-транзистора n-типа подключен к шине отрицательного напряжения питания.

Конструктивно каждый элемент устройства сложения с ускоренным переносом выполнен в виде двух смежных продольными сторонами областей МДП-структур р- и n-типов проводимости, пересеченных поперек общими полосками затворов, разделяющими МДП-структуры на области истоков-стоков соответствующих типов проводимости, в конструкциях третьих элементов сумматоров второй и четвертой групп содержится по четыре полоски затворов, соединенных по порядку с первыми-четвертыми входами элементов, в конструкции седьмого элемента сумматоров третьей и четвертой групп содержится четыре полоски затворов, соединенных в обратном порядке с первым-четвертым входами элемента.

У третьего элемента каждого сумматора-формирователя сигнала возникновения переноса второй группы и у седьмого элемента каждого сумматора третьей и четвертой групп крайняя со стороны первой полоски затворов область истока-стока р-типа и n-область истока-стока между первой и второй полосками затворов соединены с выходом элемента, области истоков-стоков р-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а р-область истока-стока между второй и третьей полосками затворов подключена к шине положительного напряжения питания, области истоков-стоков n-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а n-области истоков-стоков, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине отрицательного напряжения питания.

У третьего элемента каждого сумматора-формирователя сигнала распространения переноса второй группы крайние со стороны первой полоски затворов области истоков-стоков р- и n-типов и р-область истока-стока между второй и третьей полосками затворов соединены с выходом элемента, а области истоков-стоков р-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а n-область истока-стока между третьей и четвертой полосками затворов подключена к шине отрицательного напряжения питания.

У третьего элемента каждого сумматора-формирователя сигнала возникновения переноса четвертой группы крайние со стороны первой полоски затворов области истоков-стоков р- и n-типов и n-область истока-стока между второй и третьей полосками затворов соединены с выходом элемента, области истоков-стоков р-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а р-область истока-стока между третьей и четвертой полосками затворов подключена к шине положительного напряжения питания, области истоков-стоков n-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов подключены к шине отрицательного напряжения питания.

У третьего элемента каждого сумматора-формирователя сигнала распространения переноса четвертой группы область истока-стока р-типа между первой и второй полосками затворов и крайняя со стороны первой полоски затворов n-область истока-стока соединены с выходом элемента, области истоков-стоков р-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а р-области истоков-стоков, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов соединены, n-область истока-стока между второй и третьей полосками затворов подключена к шине отрицательного напряжения питания.

В конструкциях четвертых элементов сумматоров второй и четвертой групп содержится по пять полосок затворов, соединенных по порядку с первыми - пятыми входами элементов, у четвертого элемента каждого сумматора-формирователя сигнала возникновения переноса второй группы крайняя со стороны первой полоски затворов область истока-стока р-типа и n-область истока-стока между первой и второй полосками затворов соединены с выходом элемента, области истоков-стоков р-типа между первой и второй и между третьей и четвертой полосками затворов соединены, а р-области истоков-стоков между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов соединены, а n-области истоков-стоков, крайняя со стороны первой полоски затворов и между четвертой и пятой полосками затворов подключены к шине отрицательного напряжения питания.

У четвертого элемента каждого сумматора-формирователя сигнала распространения переноса второй группы область истока-стока р-типа между первой и второй полосками затворов и крайняя со стороны первой полоски затворов n-область истока-стока соединены с выходом элемента, области истоков-стоков р-типа между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов соединены, а р-области истоков-стоков, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа между первой и второй и между четвертой и пятой полосками затворов соединены, также соединены n-области истоков-стоков между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов, а n-область истока-стока между второй и третьей полосками затворов подключена к шине отрицательного напряжения питания.

У четвертого элемента каждого сумматора-формирователя сигнала возникновения переноса четвертой группы крайняя со стороны первой полоски затворов р-область истока-стока и область истока-стока n-типа между первой и второй полосками затворов соединены с выходом элемента, области истоков-стоков р-типа между первой и второй и между четвертой и пятой полосками затворов соединены, также соединены р-области истоков-стоков между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов, р-область истока-стока между второй и третьей полосками затворов подключена к шине положительного напряжения питания, области истоков-стоков n-типа между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов соединены, а р-области истоков-стоков, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине отрицательного напряжения питания.

У четвертого элемента каждого сумматора-формирователя сигнала распространения переноса четвертой группы р-область истока-стока между первой и второй полосками затворов и крайняя со стороны первой полоски затвора область истока-стока n-типа соединены с выходом элемента, области истоков-стоков р-типа между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов соединены, а р-области истоков-стоков, крайняя со стороны первой полоски затворов и между четвертой и пятой полосками затворов подключены к шине положительного напряжения питания, n-области истоков-стоков между первой и второй и между третьей и четвертой полосками затворов соединены, а n-области истока-стока между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов подключены к шине отрицательного напряжения питания.

В конструкции восьмого элемента каждого сумматора третьей и четвертой групп содержится шесть полосок затворов, соединенных по порядку с первым-шестым входами элемента, область истока-стока р-типа между четвертой и пятой полосками затворов и n-область истока-стока между пятой и шестой полосками затворов соединены с выходом элемента, области истоков-стоков р-типа, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов соединены, а р-области истоков-стоков между второй и третьей полосками затворов и крайняя со стороны шестой полоски затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа, крайняя со стороны первой полоски затворов и между второй и третьей полосками затворов соединены, также соединены n-области истоков-стоков между первой и второй полосками затворов, между четвертой и пятой полосками затворов и крайняя со стороны шестой полоски затворов, n-область истока-стока между третьей и четвертой полосками затворов подключена к шине отрицательного напряжения питания.

Таким образом, отличительными признаками изобретения является наличие дополнительных элементов, их связи, схемотехническое и конструктивное выполнение элементов.

Указанное выполнение устройства сложения с ускоренным переносом позволяет формировать разряды суммы, используя сигналы переноса и распространения переноса, вырабатываемые для разных групп разрядов суммируемых чисел с помощью более простых схем, обладающих меньшей задержкой, и выровнять задержки в цепях.

Проведенные патентные исследования подтвердили новизну изобретения, а также показали, что в литературе отсутствуют данные, указывающие на влияние отличий патентуемого изобретения на достижение технического результата. Поэтому следует считать, что патентуемое изобретение соответствует критериям новизны и изобретательского уровня.

Изобретение поясняется чертежами, на которых изображены схемы составных частей устройства сложения с ускоренным переносом - сумматоров-формирователей сигналов возникновения переноса с первой по четвертую групп на фиг.1, фиг. 3, фиг. 5 и фиг.7 соответственно и сумматоров-формирователей сигналов распространения переноса с первой по четвертую групп - фиг.2, фиг.4, фиг.6 и фиг. 8 соответственно. Схемы сумматоров первой группы повторяют схемы сумматоров ближайшего аналога изобретения. Принципиальные схемы новых элементов устройства и схемы их конструктивного выполнения представляют фиг.9 - фиг. 28. На фиг.29 - фиг.31 изображен вариант выполнения схем переноса для 64-разрядного устройства сложения с ускоренным переносом.

Устройство содержит с первой по четвертую группы сумматоров, имеющих две разновидности: сумматор-формирователь сигнала возникновения переноса и сумматор-формирователь сигнала распространения переноса.

Каждый сумматор-формирователь сигнала возникновения переноса первой группы (Фиг. 1) состоит из первого элемента 1 2И-НЕ, второго элемента 2, выполняющего функцию вида третьего элемента 3 2ИЛИ-НЕ и четвертого элемента 4 - Входы первого элемента 1 соответственно соединены с первым и вторым входами второго элемента 2 и подключены к соответствующим входам А_i, В_i разрядов суммируемых чисел. Выход первого элемента 1 является выходом инверсии соответствующего сигнала возникновения переноса и подключен к третьему входу второго элемента 2. Выход третьего элемента 3 соединен с первыми входом четвертого элемента 4, второй вход которого вместе с первым входом третьего элемента 3 подключен к выходу второго элемента 2. Второй вход третьего элемента 3 и третий вход четвертого элемента 4 соединены и подключены к соответствующему входу инверсии сигнала переноса из первой группы разрядов суммируемых чисел. Выход четвертого элемента 4 является в