Контрольный процессор с информационным резервированием

Контрольный процессор с информационным резервированием

Реферат

 

Изобретение относится к технике автоматизированного контроля и управления и может быть использовано в системе для контроля параметров и сбора информации о функционировании управляющего устройства и объекта управления. Технический результат заключается в снижении стоимости системы снижения объема искаженной информации, обеспечении контроля и запоминания параметров и состояния объекта управления и всей системы в целом в определенные моменты времени, а также блокировании программы работы на время отклонения. Система содержит соединенные с микропроцессором контрольного процессора часы-таймер и последовательный порт для обмена данными между контрольным процессом и управляющим устройством, а контрольный процессор предназначен для вычисления образа системы и записи в определенные поля памяти характеристик объекта управления и стирания или объявления значений функции образа системы недействительными. 2 ил.

Изобретение относится к технике автоматизированного контроля и управления и может быть использовано для контроля параметров и сбора информации о функционировании управляющего устройства и объекта управления.

Предлагаемое устройство может быть использовано, например, в особо ответственных автоматизированных системах управления, где предъявляются жесткие требования к надежности как управляющего устройства, так и всей системы управления в целом.

Известен "Контрольный процессор с информационным резервированием" по описанию изобретения к патенту РФ 2159457, класс МПК G 05 B 23/00, опубликовано в БИ 32 20.11.2000 г. (1).

Недостатком этого устройства является: 1. Cложность реализации устройства.

2. Cледствием большой сложности реализации данного устройства является высокая стоимость, что ограничивает его использование в устройствах и приборах широкого и массового применения.

3. Большое количество соединительных проводов, идущих к данному устройству и от него к управляющему устройству, входам и выходам объекта управления, что существенно снижает надежность работы данной системы.

Целью предлагаемого изобретения "Контрольный процессор с информационным резервированием" является: 1. Существенное снижение стоимости предлагаемого устройства.

2. Снижение объема искаженной информации.

3. Создание контрольного процессора, который помнит важнейшие параметры и состояния объекта управления и всей системы в целом в определенные моменты времени.

4. Создание такого контрольного процессора, который выявляет отклонения в параметрах и состояниях системы в процессе эксплуатации и блокирует выполнение программы на время отклонения параметров и состояний от номинальных или переводит систему в безопасное состояние.

Указанная цель достигается следующим образом. Контрольный процессор подсоединяется к контроллеру (процессору) управляющего устройства через последовательный интерфейс. При этом процессор (контроллер) управляющего устройства в соответствии с определенным алгоритмом подготавливает и передает контрольному процессору блок параметров, которые обрабатываются контрольным процессором.

Таким образом, за счет уменьшения количества проводников и компонентов существенно уменьшается стоимость реализации предлагаемого устройства.

Наиболее близким аналогом предлагаемому устройству можно принять "Контрольный процессор с информационным резервированием" по патенту РФ 2159457 (1).

Перечень фигур на чертежах.

На фиг. 1 изображена система управления, содержащая объект управления, управляющее устройство, к которому подсоединен контрольный процессор.

На фиг. 2 изображена структурная схема предлагаемого контрольного процессора с информационным резервированием.

Предлагаемое устройство состоит из следующих агрегатов, узлов и микросхем.

Предлагаемый контрольный процессор 1 (фиг.1) соединен с управляющим устройством 2, которое функционально связано с объектом управления 3. При этом управляющее устройство 2, характеризующееся внутренним состоянием "у", которое выдает управляющее воздействие "z" объекту управления 3 и принимает входную информацию "х" о функционировании объекта управления 3.

Ядром всего контрольного процессора 1 является микроконтроллер 4, например, фирмы ATMEL AT mega 103-6АI, к которому подсоединены следующие узлы: - блок энергонезависимого запоминающего устройства энергонезависимой памяти 5, выполненной на основе микросхемы, например, Am 29F016, которая предназначена для хранения промежуточных переменных и записи количественных характеристик объекта управления 3 или всей системы в целом; - часы-таймер реального времени 6, выполненные на основе микросхемы, например, DS 1307 с дополнительным батарейным питанием; часы-таймер реального времени предназначены для хранения значений реального времени в контрольном процессоре 1 и повышения надежности данного контрольного процессора; - генератор сброса 7, выполненный на основе, например, микросхемы MN 1380-R, предназначенный для исключения "ложных" сбросов микросхемы (микроконтроллера 4) AT mega 103-6АI и для осуществления гарантированного сброса при подаче питания на вход Е_П всего устройства 1 (фиг.2); - схему разрешения сброса 8 управляющего устройства, выполненную на основе стандартных логических элементов, входы которой подсоединены к выходу генератора сброса 7 и выходу микроконтроллера 4 контрольного процессора; выход схемы разрешения сброса 8 подсоединен к устройству защиты входов-выходов 9; - устройство зашиты входов-выходов 9, предназначенное для защиты внешних входов-выходов контрольного процессора 1 от перенапряжении, статических разрядов и неправильного подключения; - блок питания 10, выполненный на основе, например, микросхемы ADP1111AR-5 по схеме повышающего конвертера, напряжения и предназначен для питания всех узлов, входящих в контрольный процессор 1.

Обмен данными между контрольным процессором 1 и управляющим устройством 2 (фиг. 1) осуществляется по интерфейсу SPI (фиг.2). К аналоговым входам микроконтроллера 4 под соединен(ы) резисторный(ые) вход(ы) делителя напряжения, предназначенные для мониторинга напряжения питания, подаваемого на вход контрольного процессора 1. При этом сам делитель напряжения выполнен на основе резисторов 11 и 12.

Предлагаемый "Контрольный процессор с информационным резервированием" функционирует (работает) следующим образом.

После подачи напряжения питания ток через защитный диод 13 поступает на блок питания 10, который вырабатывает постоянное напряжение +5V для функционирования всех микросхем контрольного процессора.

Контрольный процессор 1 "просыпается" раньше управляющего устройства 2 за счет того, что повышающий конвертер напряжения, находящийся в блоке питания 10 быстрее формирует уровень +5V для контрольного процессора, нежели чем блок питания управляющего устройства 2 подаст напряжение для функционирования управляющего устройства 2 и/или объекта управления 3 (фиг.1 и 2).

Генератор сброса 7 вырабатывает импульс сброса микроконтроллера 4 контрольного процессора 1, микроконтроллер инициализируется и начинает выполнять свою программу.

После запуска программы микроконтроллер 4 контрольного процессора 1 осуществляет сброс и запуск программы, находящейся в процессоре (микроконтроллере) управляющего устройства 2.

После данного события система начинает работать в штатном режиме; любая управляющая система может быть описана, при помощи систем уравнений вида: z=f(х, у, t), где х - входы системы (n - мерный вектор); z - выходы системы (n - мерный вектор); у - внутреннее состояние системы (n - мерный вектор); t - время.

Принцип работы (взаимодействия) контрольного процессора 1 и управляющего устройства 2 следующий: Процессор (микроконтроллер) управляющего устройства 2 в определенные моменты времени, например, по прерыванию от таймера 6 формирует посылку L(z, x, y) и передает ее контрольному процессору 1. Контрольный процессор 1 анализирует ее, выявляет разрешенные/запрещенные внутренние состояния системы у, корректность подачи выходных сигналов z, а также информацию х, поступающую на вход управляющего устройства 2.

Контрольный процессор 1 в определенные моменты времени вычисляет значения функции P_k=P_k(x, y, z, t_RTC ) и записывает ее в определенные поля энергонезависимой памяти 5, где P_k - это "k"-тый образ системы в определенные моменты времени; t_RTC - значение времени в часах-таймере контрольного процессора.

Программа, находящаяся в контрольном процессоре 1, в случае выхода значений х, у, z за разрешенные пределы осуществляет следующие воздействия на управляющее устройство 2: 1 вариант - выдачу сигнала INT управляющему устройству 2; в ответ на этот сигнал управляющее устройство 2 производит чтение SPI и пытается в соответствии с полученными данными от контрольного процессора 1 привести х, у или z в требуемые рамки технологического процесса; 2 вариант - выдачу сигнала RESET с последующим переводом системы в безопасное состояние (на программном и/или аппаратном уровне).

Аналогичным образом отслеживаются контрольные точки, осуществляется контроль за трассой программы, контроль временных интервалов выполнения программы за счет установки в тело программы управляющего устройства 2 программ, формирующих посылки L_k (z, x, y).

Контрольный процессор 1 принимает эти посылки, сортирует их, проводит анализ и принимает решения о типе воздействий на управляющее устройство 2.

На основании полученных посылок L(z, x, y) контрольный процессор 1 производит контроль выполнения задачи управляющим устройством 2, которая основывается на логике решения этой задачи.

Микроконтроллер 4 контрольного процессора 1 также осуществляет контроль источников вторичного питания: выявляет флуктуации питающих напряжений, высоковольтные, кратковременные, маломощные сигналы (помехи), пропадание напряжений питания; контроль осуществляется встроенным на кристалле микроконтроллера 4 аналого-цифровым преобразователем (АЦП).

При достижении определенного события S_i(x, y, z, t_RTC) производится расчет функции V_i=V_i[p_k(t*)], где V_i - количественные характеристики объекта в определенные моменты времени; t* - время (дискретное) для дискретных управляющих процессов.

После вычисления значения V_i оно записывается в определенные поля энергонезависимой памяти 5. Поля энергонезависимой памяти 5, зарезервированные для хранения P_k стираются или объявляются недействительными, например, путем изменения значения указателя на начальное.

В дальнейшем процесс продолжается аналогичным образом. Возможны следующие состояния системы: 1. Кратковременный сбой.

2. Неправильное функционирование управляющего устройства 2 (в том числе и его "зависание").

3. Отключение системы от электрической сети с потерей информации в управляющем устройстве 2.

При возникновении этих состояний система реагирует следующим образом.

1.1. Кратковременный сбой с установкой неправильных выходов данным управляющим устройством 2; этот сбой обнаруживает контрольный процессор 1 за счет анализа полученной посылки L(x, y, z), которые сформирует программа управляющего устройства 2, например, по прерыванию по таймеру управляющего устройства 2, которая опрашивает выходы z и включает их в состав посылки. Контрольный процессор 1 "разбирает" посылку и в зависимости от z или в зависимости от f(z, y) (функция разрешения выходов z в зависимости от определенного состояния у) пытается привести z в нужное состояние по варианту 1.

В случае, если контрольному процессору 1 не "удалось" нормализовать z, контрольный процессор 1 воздействует на управляющее устройство 2 по варианту 2 или путем перезапуска системы.

1.2. Кратковременный сбой с переходом в другое состояние, минуя промежуточные состояния, например неправильная запись программного счетчика управляющего устройства 2 или неверным значением или переходом в нулевое состояние управляющего устройства 2. Контрольный процессор 1 выполняет это за счет анализа полученной им посылки L(x, y, z) и анализа разрешенного графа переходов состояний.

Если в результате анализа выясняется, что после у [L_n(x, y, z)] не следует у[L_n+1(x, y, z)] в соответствии с разрешенным градом переходов, контрольный процессор 1 воздействует на управляющее устройство следующим образом: - производит чтение предпоследней P_k=P_k(x, y, z, t_RTC); - выдает сигнал INT управляющему устройству 2; - управляющее устройство 2 на этот сигнал производит чтение SPI; - управляющее устройство 2 запускает свою программу с полученного значения у.

2. Неправильное функционирование управляющего устройства 2 отслеживается как в самом управляющем устройстве 2, так и в контрольном процессоре 1 на основе полученных посылок L(x, y, z) от управляющего устройства 2.

В зависимости от анализа L(x, y, z) и хода развития событий (множество P_k) контрольный, процессор 1 пытается перевести управляющее устройство 2 в безопасное состояние по варианту 1 или произвести сброс управляющего устройства 2 (по варианту 2). После этого контрольный процессор 1 переводит управляющее устройство 2 в вершину графа состояния, в которой контрольным процессором 1 не было замечено неправильное функционирование системы или производит перезапуск системы.

3. Отключение системы от электрической сети с потерей информации в управляющем устройстве 2.

После подачи напряжения питания контрольный процессор 1 производит поиск номера последней "правильной" записи энергонезависимой памяти 5, в ячейке которой имеется информация о системе, при котором пропало сетевое напряжение.

Контрольный процессор 1 после сброса управляющего устройства 2 выдает ему "правильное" P_k. Управляющее устройство 2 в зависимости от х и P_k производит правильную разблокировку системы после подачи напряжения питания или переводит систему в безопасное состояние. После проведения данного действия управляющее устройство 2 переводит систему в нормальный режим работы.

Таким образом, предлагаемый контрольный процессор 1 за счет информационного резерва повышает надежность всей системы управления.

Накопленные за период работы системы множества V_i (содержащиеся в энергонезависимой памяти 5 контрольного процессора 1) являются результатом работы всей системы в целом, а в случае развития аварийной ситуации пользователь имеет возможность получить множество P_k для дальнейшего анализа.

Литература 1. "Контрольный процессор с информационным резервированием" по описанию изобретения к патенту РФ 2159457, класс МПК G 05 B 23/00, опубликовано в БИ 32 20.11.2000 г.

Формула изобретения

Контрольный процессор с информационным резервированием, содержащий микропроцессор (микроконтроллер), предназначенный для программного контроля в системе управления управляющего устройства с объектом управления, соединенный с энергонезависимой памятью, и также предназначенный для вычисления значения функций Р_k(x, y, z, t) образа системы в определенные моменты времени, записи указанного значения функции Р_k в определенные поля энергонезависимой памяти, а при достижении определенного события микропроцессор (микроконтроллер) производит расчет количественных характеристик V_i объекта управления и записи V_i в определенные поля энергонезависимой памяти и стирания зарезервированных для хранения значений функций P_k из энергонезависимой памяти или объявления Р_k недействительными, отличающийся тем, что микропроцессор (микроконтроллер) контрольного процессора предназначен для вычисления значения функций Р_k(х, у, z, t_RTC) образа системы в определенные моменты времени на основе значений t_RTC, полученных из часов-таймера реального времени, подсоединенного к микропроцессору (микроконтроллеру) и посылок L(x, y, z) из подсоединенного к микропроцессору (микроконтроллеру) по меньшей мере одного последовательного порта, по которому производится обмен данными между контрольным процессором и управляющим устройством, где Р_k - это k-й образ системы в определенный момент времени, х - входы системы (n - мерный вектор); z - выходы системы (n - мерный вектор), у - внутреннее состояние системы (n - мерный вектор), t - время, V_i - количественные характеристики объекта в определенные моменты времени, t_RTC - значение времени в часах-таймере контрольного процессора.

РИСУНКИ

Рисунок 1, Рисунок 2