Архитектура памяти для многоформатного процессора видеосигнала

Архитектура памяти для многоформатного процессора видеосигнала

Реферат

 

Изобретение относится к средствам обработки видеосигналов для отображения. Техническим результатом является возможность одновременной обработки данных стандартного разрешения и данных высокого разрешения. Цифровой процессор имеет стандартную архитектуру и содержит входную цепь, декодер, память для хранения отформатированных данных высокого разрешения и данных стандартного разрешения, процессор отображения, предназначенный для обработки указанных данных различного разрешения. При обработке видеосигналов их принимают, идентифицируют, декодируют, преобразуют данные блочного пиксельного формата к формату, подходящему для отображения, сохраняют упомянутые предварительно обработанные данные формата стандартного разрешения в упомянутой памяти во время обработки. 2 с. и 12 з.п.ф-лы, 2 табл., 16 ил.

Область техники, к которой относится изобретение Изобретение относится к обработке видеосигналов для отображения.

Уровень техники Системы передачи сжатого видеосигнала, например системы, использующие формат сжатия MPEG2-2 (стандарт экспертной группы по кинематографии) ("Кодирование движущихся изображений и связанного звука", ISO/IEC JTC1/SC29/WG11 702 (пересмотренный) 10 мая 1994г.), транслируют цифровые сигналы ТВР (телевидения с высоким разрешением) из ряда контрольных мест. Скоро планируется начать трансляции коммерческих программ, когда первые телевизионные приемники ТВР появятся на рынке. Сигналы ТВР не совместимы с имеющимися в настоящее время телевизионными приемниками, как, например, с телевизионными приемниками для обработки стандартных сигналов NTSC в Соединенных Штатах. Поэтому будет происходить переходный период, в течение которого телевизионные сигналы СР (стандартного разрешения), соответствующие телевизионным стандартам NTSC или PAL будут продолжать передаваться по телевидению с тем, чтобы препятствовать тому, что телевизионные приемники СР стали тотчас же вышедшими из употребления. Также в течение некоторого периода времени подготовка некоторых программ будет недоступна в формате MPEG2, так как телевизионные вещательные компании столкнутся со сменой материально-технического обеспечения.

Видеоданные передаются в различных форматах (например, с коэффициентами сжатия отображения картинки 4:3 или 16:9, форматах выборки данных 4:4:4, 4: 2:2 и 4:2:0; чересстрочной и нечересстрочной развертках) и с различным пространственным разрешением (например, 352, 480, 544, 640, 720... 1920 пиксел на строку и 240, 480, 720, 1080 активных строк на кадр). Обычно непрактично как по эстетическим, так и по стоимостным причинам, снабжать приемники видеосигнала способностью отображать распакованные сигналы в их формате перед передачей. Лучше схемы обработки после распаковки предпочтительно включаются для перекодирования различных форматов распакованных видеоданных в требуемый формат отображения.

Имеются много систем перекодирования или систем пространственно-временного преобразования, известных специалистам в области обработки видеосигнала. Обычно каждая направлена на конкретный тип преобразования, как, например, преобразование чересстрочной развертки в нечересстрочную развертку или удвоение частоты выборки, частоты строки или частоты поля.

Даже если системы распаковки видеоданных содержат подходящее количество схем, желательно использовать дополнительные схемы для обработки несжатых или видеосигналов стандартного разрешения. Схемы последующей обработки, включаемые в приемник, могли бы перекодировать видеосигнал СР без значительного увеличения количества схем перекодировки. Это трудно, так как "цифровые телевизионные сигналы, отформатированные в соответствии с MPEG2, поступают в процессор отображения, совместимый с MPEG2, в декодированном пиксельном блочном формате. Телевизионные сигналы СР обычно поступают в процессор отображения как мультиплексированные аналоговые YС_R Св готовые к отображению пиксельные строки (растровая развертка) в отношении 4:2:2 в формате либо NTSC, либо PAL. Также сигналы СР более низкого разрешения, чем многие из отображений высокого разрешения (ВР), связанные с сигналами MPEG2 ВР. Преобразование с повышением частоты, которое правильно компенсирует движение, происходящее в изображении, является сложным процессом, поскольку изображение присутствует временно как чересстрочные данные поля. Значительная память требуется для создания кадра изображения, подходящего для отображения.

Сущность изобретения В соответствии с настоящим изобретением система обработки цифрового видеосигнала принимает как совместимые с MPEG2 данные, так и не совместимые с MPEG2 данные. Процессор отображения, включающий преобразователь блоков в строки, для обработки данных блочного формата MPEG2 и преобразованных из строк в блоки данных не формата MPEG2 принимает цифровые видеоданные. Общая память запоминает данные формата MPEG2 и данные неформата MPEG2 во время обработки упомянутой системой.

Краткое описание чертежей Фиг.1 изображает блок-схему воплощения настоящего изобретения.

Фиг.2А - блок-схема декодера СР/ТВР MPEG2 и схемы обработки отображения, использующих настоящее изобретение.

Фиг. 2В - блок-схема, изображающая воплощение распаковщика MPEG2, как используемого на фиг.2А.

Фиг.2С - блок-схема процессора отображения фиг.2А.

Фиг.3 иллюстрирует пример преобразования строк в блоки.

Фиг.4А, 4В по 8А, 8В иллюстрируют различные преобразования формата сигнала, реализуемые схемой декодера.

Фиг. 9 - блок-схема маршрута сигнала через приемник, включающий декодер, в соответствии с настоящим изобретением.

Описание предпочтительного варианта воплощения Фиг. 1 иллюстрирует основные элементы предпочтительного варианта воплощения изобретения. Сжатые данные MPEG2 из входа сжатых данных (СД) и из входа MPEG2 обеспечивают сжатые данные MPEG2 в декодер 16 MPEG2. Данные MPEG2 могут быть любыми данными, сжатыми и передаваемыми в установках стандарта MPEG2. Это включает, например, данные высокого разрешения и данные стандартного разрешения. Декодированные в соответствии с MPEG2 данные подаются в блочную память 20, а оттуда в процессор 40 отображения. Данные не MPEG2 стандартного разрешения, например данные, отформатированные в соответствии с CCIR601, принимаются интерфейсом 22 СР, который принимает строчные данные и преобразует их в блочные данные. Блочная память 20 принимает данные стандартного разрешения (СР) в блочном формате из интерфейса 22 СР и подает их, если требуется, в тот же самый процессор 40 отображения. Процессор 40 отображения принимает блочные данные через память 20 из обоих источников и обеспечивает отформатированные данные в соответствии с преобразованием блоков в строки и коэффициентом сжатия в требуемое устройство отображения. Структура шин между элементами 16, 20, 22 и 40 может быть общей шиной, как изображено, или отдельными шинами, соединяющими каждый из элементов 16, и 22, и 40 элементом 20.

Фиг.2А изображает блок-схему части декодера сжатого видеосигнала, включающего схемы обработки отображения для преобразования сигналов, приходящих в различных форматах, в предпочтительный формат или форматы. Все из иллюстрируемых схем, за исключением, возможно, внешней памяти и управления системой, могут быть включены в одну интегральную схему или не включены в зависимости от требований конкретной системы. Устройство на фигуре 2А может быть включено, например, в усовершенствованный телевизионный приемник (УТП), включающий схемы тюнера/IF, схемы устранения чередования, схемы коррекции ошибок и схемы обратного переноса для обеспечения, например, сжатого в соответствии с MPEG2 цифрового видеосигнала. Устройство фигуры 2А предполагает, что телевизионный приемник будет обеспечивать, например, декодированные сигналы NTSC, PAL или SECAM (все упоминаемые как СР) в цифровом формате, как например CCIR601. Кроме того, устройство фигуры 2А принимает и декодирует сжатые видеосигналы из других источников, которые могут передавать с постоянной или переменной частотами как непрерывно, так и пакетами. Другие форматы данных могут вводиться в декодер 10 добавлением преобразователя для обеспечения сигнала в приемлемом формате. Такими форматами данных могут быть форматы, известные, например, в компьютерной промышленности, например RGB, VGA, SVGA и т.д.

Декодер 10 включает входной интерфейс 12, который соединяет внешние сжатые видеоданные, отличные от видеоданных СР, с декодером. Например, входной интерфейс 12 соединяется с общесистемным контроллером 14, с первичным распаковщиком 16 MPEG2 и с интерфейсом 18 памяти. Входной интерфейс 12 соединяет внешние данные и управляющие сигналы с различными частями декодера 10 через шину считывания, разрядность которой в этом примере равна 21 биту. Сжатые видеоданные извлекаются из пакетов, отформатированных в соответствии с MPEG2, и буферизируются во внешней памяти 20 перед распаковкой.

Не MPEG2 цифровые видеоданные стандартного разрешения подаются непосредственно из внешнего источника в интерфейс 22 СР через 8-ми битовую шину. Данные СР принимаются в цифровом растровом строчном формате, т.е. построчно. Интерфейс 22 СР работает под управлением КЛП 24 (контроллера локальной памяти), передавая данные СР во внешнюю память 20 как пиксельные блочные данные, совместимые с входными требованиями процессора 40 отображения. Поскольку данные СР являются строчными отформатированными пиксельными представлениями, пиксельные данные просто реорганизуются по месту в пиксельные блоки, когда они записываются в память 20. Преобразование данных СР в пиксельные блоки выгодно позволяет обрабатывать как данные СР, так и распакованные данные MPEG2 тем же самым процессором отображения.

Интерфейс 22 СР проще и менее дорогой, чем параллельный процессор 40 отображения или обеспечения второго совместимого процессора отображения. Параллельное включение требует перепрограммирования и переконфигурирования многих из элементов в процессоре 40 отображения для управления, когда принимаются данные СР, поскольку пиксельные блоки данных не обрабатываются так же, как растровые строчные данные. Интерфейс 22 СР является несложным элементом, который управляет определенными заданиями. Эти задания включают прием и подсчет определенного числа пиксел в строке, гарантирование правильного количества информации, которое всегда выводится во внешнюю память 20, и не вывода данных во время периодов стирания. Кроме того, КЛП 24 требует только простого алгоритма для управления реорганизацией данных, принимаемых интерфейсом СР.

Фиг. 3 иллюстрирует один пример реорганизации данных из строчной формы в блочную форму. Обычно данные, принимаемые интерфейсом 22 СР, являются в цифровом виде. Однако преобразователь (не показан) может легко быть добавлен ко входу или перед входом интерфейса 22 СР для преобразования данных в цифровую форму, когда необходимо. Ряды с А по L представляют пиксельные данные, имеющие коэффициент сжатия 4:2:2 и растровый строчный формат. Ряды данных продолжаются в соответствии с принимаемым форматом данных. Интерфейс 22 СР реорганизует данные разделением величины яркости и величин U и V цветности. Данные яркости группируются в блоки 8х8, а данные цветности U и V группируются в блоки 4х4. Блоки данных цветности включают нечетные позиции данных в блоке U и четные позиции в блоке V. Также во время реорганизации происходит преобразование коэффициента сжатия из 4:2:2 в 4:2:0, однако преобразование коэффициента сжатия будет зависеть от требований входных данных устройства отображения. Реорганизационные данные запоминаются как блоки во внешней памяти 20.

Сжатые данные, которые могут появляться только один раз, которые могут приниматься с переменной частотой или которые могут приниматься пакетами, принимаются декодером 10 по интерфейсу 32 приоритета СД (сжатых данных). Когда данные находятся в интерфейсе 32 СД, декодер 10 назначает приоритеты работе интерфейса для гарантирования правильного приема. Интерфейс 32 СД принимает сжатые видеоданные в формате, совместимом с MPEG2. Интерфейс 32 СД включает буфер с 8-ми битовым входом и 128-ми битовым выходом, который преобразует данные и посылает их во внешнюю память 20 перед распаковкой.

Внешняя память 20 также соединяется внешне с декодером 10 и может быть объемом 96 Мбит для телевизионных сигналов высокого разрешения. Соединением является 64-х битовая шина, соединенная через мультиплексор/демультиплексор 26. Блок 26 преобразует данные из 128-ми битовой шины данных внутренней памяти (шины памяти) в 64-х битовую шину памяти. КЛП 24 управляет считыванием/записью внешней памяти 20 при запросе различных интерфейсов и различных обрабатывающих схем. КЛП 24 программируется для запоминания видеоданных в памяти 20 в блочном формате, где блок согласуется со структурированным в соответствии с MPEG2 блоком пиксельных данных 8х8.

Декодер 10 использует внешнюю память 20 кадров в качестве принимающего и синхронизирующего буфера для сжатых видеоданных из-за ее емкости памяти. Большое пространство памяти требуется для буферизации входящих данных перед распаковкой. Вставление этого буфера в интегральную схему невыгодно занимает значительное физическое пространство. Также буферизация облегчает формирование пиксельных блоков для восстановления кадров. Дополнительная служебная информация вырезается детектором 34 начального кода, который получает информацию, необходимую для распаковки.

Сжатые входные видеоданные извлекаются из внешней памяти для первоначальной распаковки и подаются через шину памяти в распаковщик 16 MPEG2. Другие виды распаковки могут быть использованы, не влияя на сущность настоящего изобретения. Распаковка в соответствии с MPEG2 прогнозируемых кадров требует, чтобы ранее распакованные "опорные" кадры запоминались в памяти и извлекались, когда требуются для распаковки и восстановления изображения. Устройство по фиг.2А предпочтительно включает вторичное сжатие распакованных в соответствии с MPEG2 видеоданных перед тем, как законченные кадры запоминаются в памяти 20, таким образом значительно уменьшая величину внешней памяти, требуемой в приемнике. Вторичное сжатие далее упоминается как повторное сжатие.

Первое сжатие и последующая распаковка является форматированием данных в формате MPEG2 для передачи в потоке переноса. Фиг.2В является примером распаковщика MPEG2. Распаковщик 16 фиг.2А увеличен для изображения необходимых характерных элементов распаковщика MPEG2. Закодированные, сжатые в соответствии с MPEG2 данные принимаются по шине считывания декодером 100 переменной длины (ДПД). ДПД 100 передает декодированные данные в цифроаналоговый преобразователь 102, который передает аналоговые данные в аналоговый процессор 104, который создает распакованные в соответствии с MPEG2 данные на основе блоков. Эти данные объединяются с данными из процессора 108 движущегося изображения в объединителе 106 и передаются в устройство повторного сжатия 28.

Устройство повторного сжатия 28 отличается от сжатия MPEG2 в кодировщике MPEG2 и может быть применено во многих формах. Например, повторное сжатие может включать дифференциальную импульсно-кодовую модуляцию на блочной основе и последующее фиксированное, переменное или переменной длины кодирование. Альтернативно оно может включать кодирование Хафмана на блочной основе. Сжатие может быть без потерь или с потерями.

Повторное сжатие выполняется согласно фиг. 2А устройством сжатия 28, соединенным между распаковщиком 16 MPEG2 и шиной памяти. Таким образом, декодированные и распакованные видеоданные MPEG2 подаются в устройство сжатия 28 для повторного сжатия данных с последующим запоминанием во внешней памяти 20. Когда повторно сжатые видеоданные извлекаются для восстановления прогнозируемых кадров MPEG2 в сети обработки движущихся изображений, они сначала подаются в распаковщик 30, который действует противоположно устройству сжатия 28. Извлеченные данные после прохождения через распаковщик 30 находятся в состоянии для использования декодером 10 MPEG2 для восстановления прогнозируемых кадров в ходе компенсационной обработки движущегося изображения.

Как распакованные видеокадры высокого разрешения, так и видеокадры СР извлекаются из внешней памяти 20 и подаются в процессор 40 отображения через шину памяти для обработки перед отображением или запоминанием как составляющих сигналов с требуемым коэффициентом сжатия и разрешением изображения, как изображено на фиг.2С. Данные, извлеченные из внешней памяти 20, подаются в процессор 40 отображения через устройства обратного магазинного типа (УОМТ) 42, 44, 46, 48, 50, которые выполняют две функции. Первой является временная буферизация данных. Второй является преобразование данных разрядности шестнадцать байт (128 битов) из шины памяти в данные разрядности один байт (данные MPEG2 для распаковщика 52) или в данные разрядности четыре байта (данные СР для линейного адаптивного преобразователя с повышением частоты движущегося изображения (ЛАППЧДИ) 54). Обозначенные разрядности в байтах являются примерными.

Процессор 40 отображения изображен на фиг.2С. В процессоре 40 отображения повторно сжатые видеоданные MPEG2 сначала подаются в распаковщик 52, который аналогичен распаковщику 30. Распаковщик 52 обеспечивает распакованные видеосоставляющие сигналы яркости (Y) и цветности изображения (С) на поблочной основе. Распакованные в соответствии с MPEG2 составляющие сигналы из распаковщика 52 подаются в соответствующие преобразователи 56 и 58 блоков в строки яркости и цветности. Преобразователи блоков в строки подают Y и С составляющие сигналов построчно в вертикальный преобразователь формата яркости (ВПФ яркости 60) и в вертикальный преобразователь формата цветности (ВПФ цветности 62) соответственно. Оба преобразователя 60, 62 частоты яркости и цветности включают схемы для вертикального преобразования формата и горизонтального преобразования частоты выборки. Вертикальный и горизонтальный преобразователи разделяются устройствами обратного магазинного типа для управления синхронизацией переходов между преобразователями.

Преобразователи частоты выборки являются программируемыми в соответствии с параметрами конкретной системы и могут увеличивать или уменьшать число строк в изображении и/или увеличивать или уменьшать число пиксел в строке. Составляющие яркости и цветности данных из преобразователей частоты выборки соединяются в экранное отображение (ЭО 64), которое выборочно приводится в соответствие, когда известно, чтобы производить наложение текста и/или графических объектов на составляющие видеосигналы. Либо системный контроллер 14, либо входной поток данных могут обеспечивать данные ЭО, которые запоминаются во внешней памяти 20 посредством неблочной основы.

Декодер 10 выгодно включает схемы для устранения чередования форматов изображения СР и выходной сигнал 480 (активных) строк последовательной развертки. Эти схемы располагаются в ЛАППЧДИ 54. Формат изображения СР имеет 480 активных строк чересстрочной развертки. Для обеспечения появления более высокого вертикального разрешения для отображения на мониторе высокого разрешения выходной сигнал увеличивается до 480 активных последовательных строк.

ЛАППЧДИ 54 выполняет линейное преобразование, требуемое устройством отображения выходного изображения и вызываемое чередующимися полями из кадра изображения. Сигнал СР запоминается и впоследствии извлекается из внешней памяти 20, поскольку ЛАППЧДИ 54 требует сигнал СР одновременно из соседних полей для вычисления движения изображения и генерирования выходного сигнала последовательной развертки с тем же или с более высоким разрешением. Это не компенсация движения, как известно в формате MPEG2. Для каждого поля соответствующие строки проходят через ЛАППЧДИ 54, который оценивает строки, промежуточные к строкам поля на основе величины движения изображения. Движение изображения оценивается из разностей между соответствующими пиксельными величинами в предыдущем и последующем полях. Если величины движения в целом равны нулю, тогда среднее значение из строки из предыдущего и последующего полей используется в качестве оценочной строки. Если существует высокая степень движения для оцениваемой пикселы, тогда величина пикселы оценивается из среднего из строки сверху и строки снизу промежуточной строки в текущем поле. Если существует только малая степень движения, тогда промежуточная строка оценивается из комбинации строки в предыдущем поле и усредненных строк из текущего поля. Чем больше присутствие движения, тем больше среднее из строк выше и ниже текущей строки из текущего поля используется относительно строки чересстрочной развертки из соседних полей. Предпочтительнее, чем ограниченная память 20 для обеспечения соседних строк для усреднения строк, память, внутренняя к преобразователю блоков в линии яркости 60 выгодно используется для одновременного обеспечения видеосигнала из соседних строк в ЛАППЧДИ 54. Однако только предшествующая или последующая строка доступна из строчных памятей в преобразователе 60. Кроме того, ЛАППЧДИ 54 может прояснять кадры с помощью фильтров и задержек строки и/или поля, основанных на движении, происходящего внутри кадра.

ЛАППЧДИ 54 требует памяти для обработки данных ВР, так как кадр изображения представляется в двух чередующихся полях, которые должны быть временно обработаны для того, чтобы правильно восстановить информацию движения из исходного изображения. Обработка не может быть завершена до тех пор, пока соседние строки из обоих полей не будут доступны. Поле изображения для данных СР равно приблизительно 240 активным строкам. Предпочтительнее, чем обеспечивать дополнительную внутреннюю память для этой функции, как было сделано ранее, обрабатываемые данные могут запоминаться и извлекаться из памяти 20. Значительная часть памяти 20 является доступной, поскольку она не полностью используется, как это было бы для обработки данных ВР (описанных выше). Направлением данных из ЛАППЧДИ 54 в память 20, а не обеспечением локальных памятей в интегральной схеме процессора отображения, размер и стоимость интегральной схемы уменьшается. Из-за существующих шин памяти шины считывания данных, и шины записи данных, и программно-аппаратных средств, связанных с ЛАППЧДИ 24, передача в память 20 является быстрой и эффективной.

Данные могут подаваться в шину памяти и из нее через памяти УОМТ, внутренние к обрабатывающим элементам (не показаны для упрощения чертежа). Элементы фиг. 2А имеют входные и/или выходные устройства обратного магазинного типа, которые позволяют декодеру 10 работать бесшовным образом. При загрузке сегмента данных в буферы/УОМТ каждый элемент может обращаться в шину памяти, когда она становится доступной, одновременно поддерживая постоянный поток данных внутри обрабатывающего элемента.

Процессор отображения имеет два отдельных генератора тактовых импульсов, управляющих отдельными секциями, область 66 генератора тактовых импульсов распаковки и область 68 генератора тактовых импульсов отображения, как видно на фиг.2С. Область 66 генератора тактовых импульсов распаковки содержит все функции, которые должны согласовываться синхронно с памятями прямого доступа 56, 58 преобразования блоков в строки, и должны выполняться с частотой тактовых импульсов от 40 до 81 МГц для получения требуемой полосы частот. Область 68 генератора тактовых импульсов отображения содержит функции, которые выполняются синхронно с конечным выходом с частотами тактовых импульсов от 27 до 81 МГц. Два генератора тактовых импульсов могут работать с одинаковой частотой или с разной частотой в зависимости от приложения. Видеоданные, проходящие между двумя областями генератора тактовых импульсов, проходят через УОМТ 71, 73 (каждый отдельно для яркости и цветности) при запросе считывания для устройств обратного магазинного типа, поступающем из контроллера преобразователя горизонтальной скорости выборки.

Каждое УОМТ включает управляющую логическую схему, чувствительную к сигналам подтверждения и запроса считывания и записи из процессора 40 отображения и КЛП 24. Управляющая логическая схема также существует для отслеживания количества данных в соответствующем УОМТ и для управления асинхронным интерфейсом между концом "шины" УОМТ, который использует тот же самый генератор тактовых импульсов, как шина данных, и конец "отображения" УОМТ, который использует генератор тактовых импульсов распаковки. Поскольку секция отображения содержит управляющую логическую схему, количество схем фактически работающих вне генератора тактовых импульсов "шины" желательно минимизируется.

Первичные или распакованные в соответствии с MPEG2 данные (кроме вторичных повторно сжатых данных) выбираются из внешней памяти 20 на поблочной основе и подаются через УОМТ3 46 и УОМТ4 48 во вторичные распаковщики яркости и цветности, которые обеспечивают распакованные пиксельные блочные величины яркости и цветности. Блоки распакованных пиксельных величин яркости и цветности подаются в соответствующие преобразователи 56 и 58 блоков в строки, содержащие локальные памяти ППД. Сплошные ряды блоков 8х8 (яркости) и блоков 4х4 (цветности) записываются в соответствующие локальные памяти. Памяти считываются построчно или множественными строками параллельно в зависимости от текущей функции схем преобразователя, соединенных с памятью внешней памяти. Когда данные считаются, новые данные записываются в это местоположение для минимизации величины требуемой локальной памяти. Примерные размеры для локальных памятей преобразователей 56 и 58 блоков в строки равны 16 байтов разрядности при 960 словах глубины и 16 байтов разрядности при 720 словах глубины. Локальные памяти включают входные мультиплексоры и выходные мультиплексоры для упорядочивания входных данных в данные разрядности 16 байт для запоминания в локальной памяти и для упорядочивания подходящим образом данных разрядности 16 байт, считываемых из памяти, для использования соответствующим вертикальным преобразователем частоты выборки.

Горизонтальный и вертикальный преобразователи частоты выборки для обработки распакованных в соответствии с MPEG2 видеоданных, подлежащих отображению на устройстве отображения высокого разрешения 16:9, будут выполнять линейные преобразования, перечисленные в таблицах I и II (см. в конце описания) соответственно. Горизонтальный преобразователь должен допускать максимальную выходную частоту пиксел 81 МГц.

Таблицы I и II описывают преобразования сигнала яркости. Аналогичные преобразования выполняются относительно сигналов цветности. Относительно цветности сжатый сигнал находится в формате 4:2:0, а вышеупомянутое преобразование цветности включает дополнительное преобразование из 4:2:0 в 4:2:2. Обычно обработка цветности будет включаться вместе с любым другим требуемым вертикальным преобразованием. Для вертикального преобразования цветности обычно используется двухотводный многофазный фильтр для комбинированного повторного квантования и преобразования 4:2:0 в 4:2:2.

При рассмотрении фиг.4-8 может показаться, что крестики и кружки не выровнены или неправильно совмещены. Несмотря на то что фигуры действительно аппроксимируют размещение, общее соотношение крестика с окружностью является правильным. Кажущееся неправильное выравнивание или совмещение является правильным и происходит из-за нецелочисленного коэффициента преобразования.

Фиг. 4 иллюстрирует изобразительно вертикальную/временную зависимость входных и выходных строк цветности, когда требуется только преобразование 4: 2: 0 в 4: 2:2 (т.е. принять 480 последовательный и отобразить 480 чересстрочный или принять 1080 последовательный и отобразить 1080 чересстрочный). Фигура 4 представляет часть строк в поле. Кружки представляют исходные пикселы в формате 4:2:0. "Крестики" представляют пикселы преобразованного сигнала 4:2:2. Интерполированные строки в каждом поле вычисляются из строк в соответствующем поле. Фигура 4 изображает отображение на основе поля. В этом случае четные строки цветности (начиная со строки 0) используются для генерирования первого или верхнего поля, а нечетные строки цветности используются для генерирования второго или нижнего поля.

Фиг.5А и 6А иллюстрируют варианты преобразования яркости в виде, аналогичном виду, описанному по отношению к фиг.2А. Фиг.5А иллюстрирует вертикальную и временную зависимость входных и выходных строк яркости, когда 720 последовательный формат преобразуется в чересстрочный 1080 формат. Фиг.6А иллюстрирует вертикальную и временную зависимость входных и выходных строк яркости, когда 720 последовательный формат преобразуется в чересстрочный 480 формат.

Фиг. 5В и 6В иллюстрируют соответствующие варианты преобразования цветности относительно преобразований яркости, описанных выше. Фиг.5В изображает вертикальную и временную зависимость входных и выходных строк цветности, когда 720 последовательный формат преобразуется в чересстрочный 1080 формат. Фиг. 6В иллюстрирует вертикальную и временную зависимость входных и выходных строк цветности, когда 720 последовательный формат преобразуется в 480 чересстрочный формат.

Никакая временная обработка не включена в эти примерные преобразования. Обработка яркости и цветности происходит только в вертикальном направлении. Кроме того, входная информация цветности является на основе кадра и необходимо рассматривать только преобразование 4:2:0 в 4:2:2 на основе кадра.

Фиг.7А и 7В являются другими. Фиг.7А изображает вертикальную и временную зависимость входных и выходных строк яркости, когда 1080 чересстрочный формат преобразуется в 480 чересстрочный формат. Фиг.7В изображает вертикальную и временную зависимость входных и выходных строк цветности, когда 1080 чересстрочный формат преобразуется в 480 чересстрочный формат.

Фиг. 8А и 8В изобразительно иллюстрируют вертикальное преобразование яркости и цветности соответственно видеосигнала СР, выполняемого ЛАППЧДИ 54. Напомним, что вертикальная и временная обработка включается в эти преобразования предпочтительнее, чем только вертикальная обработка. Обычно работа алгоритма устранения чередования требуется только для размеров изображения до 720х480 чересстрочной развертки (т.е. разрешения CCIR601). Эти изображения могут происходить из процесса декодирования MPEG2 или как ввод из входного порта СР.

Фиг. 9 является блок-схемой маршрута сигнала через приемник, включающий декодер, в соответствии с принципами настоящего изобретения. Входной сигнал принимается приемником в блоке 120. Входной сигнал форматируется как сигнал, совместимый с MPEG2 или несовместимый с MPEG2, как описано выше. Формат сигнала определяется в блоке 122 и определенный сигнал направляется в подходящий маршрут обработки. Если формат сигнала является совместимым с MPEG2, сигнал декодируется в блоке 124, как описано выше, и создаются блочные данные, совместимые с процессором отображения, и запоминаются в памяти 20. Если сигнал является несовместимым с MPEG2, сигнал обрабатывается и запоминается в памяти 20 в блоке 126, как описано выше. Эти данные являются также блочными данными, совместимыми с процессором 40 отображения по фиг.1. Блочные данные, совместимые с процессором отображения, передаются в процессор 40 отображения из памяти 20. Блок 128 создает отформатированные данные, которые совместимы с конкретным устройством отображения или с другим запоминающим устройством. Данные, требующие более высокого разрешения, передаются между процессором 40 отображения и памятью 20 во время такой обработки. Наконец, данные, совместимые с устройством отображения, посылаются в устройство отображения (или запоминающий носитель данных) в блоке 130.

Общая архитектура, которая раскрыта выше, применима для запоминания информации поля и кадра изображения в памяти 20 во время другой обработки данных стандартного разрешения, а также, когда память 20 не используется иначе. Например, данные стандартного разрешения часто фильтруются комбинированным фильтром, который может использовать достаточную память для запоминания поля или кадра изображения. Эта память обычно отделяется от памяти, используемой для других функций. При использовании общей структуры, описанной выше, кадровая память может быть использована, таким образом экономя затраты на проектирование и реализацию. Экранное отображение может также использовать память 20 аналогичным образом для исключения необходимости в отдельной памяти.

Формула изобретения

1. Цифровой процессор, имеющий общую архитектуру для обработки видеосигналов, представленных во множестве форматов, содержащий входную цепь для приема отформатированных видеоданных высокого разрешения и отформатированных видеоданных стандартного разрешения, декодер, соединенный с упомянутой входной цепью, для формирования отформатированных видеоданных высокого разрешения и отформатированных видеоданных стандартного разрешения, память для хранения отформатированных данных высокого разрешения для обработки процессором, и процессор отображения для обработки упомянутых отформатированных данных высокого разрешения с целью отображения, в котором упомянутый цифровой процессор дополнительно содержит преобразователь, соединенный с упомянутой входной цепью, для преобразования упомянутых отформатированных данных стандартного разрешения в блочный пиксельный формат, совместимый с отформатированными данными высокого разрешения, упомянутая память обеспечивает общую память для хранения данных высокого разрешения и преобразованных данных стандартного разрешения во время обработки упомянутым процессором, и упомянутый процессор отображения также обрабатывает упомянутые преобразованные отформатированные данные стандартного разрешения с целью отображения.

2. Процессор по п.1, отличающийся тем, что упомянутые декодированные и распакованные данные высокого разрешения представлены в блочном пиксельном формате, упомянутые данные высокого разрешения являются совместимыми со стандартом экспертной группы по кинематографии MPEG2, упомянутый процессор отображения принимает видеоданные в блочном пиксельном формате, и упомянутый преобразователь преобразует упомянутые данные стандартного разрешения в блочный пиксельный формат.

3. Процессор по п. 1, отличающийся тем, что упомянутая входная цепь принимает пакетные сжатые данные.

4. Процессор по п.1, отличающийся тем, что упомянутая память принимает данные на основе блоков данных и данные поля и кадра в формате растра.

5. Процессор по п.2, отличающийся тем, что дополнительно содержит устройство повторного сжатия для повторного сжатия упомянутых декодированных и распакованных в соответствии со стандартом MPEG2 данных перед запоминанием в упомянутой памяти.

6. Процессор по п.1, отличающийся тем, что упомянутый процессор отображения является программируемым для обеспечения выходного формата видеоданных, совместимого с устройством отображения, соединенным с упомянутым процессором отображения.

7. Процессор по п.1, отличающийся тем, что упомянутая входная цепь включает вход для приема данных формата стандарта MPEG2 и вход для приема данных формата, отличного от стандарта MPEG2, упомянутый процессор отображения включает в себя преобразователь блоков данных в строки для обработки данных блочного формата стандарта MPEG2 и преобразованных из строк в блоки данных формата, отличного от формата стандарта MPEG2, и упомянутая общая память сохраняет упомянутые данные формата стандарта MPEG2 и упомянутые данные, отличные от стандарта формата MPEG2, во время обработки упомянутым процессором.

8. Процессор по п.7, отличающийся тем, что упомянутая память принимает данные на основе блоков данных и данные поля и кадра в формате растра.

9. Процессор по п.1, отличающийся тем, что содержит первый маршрут обработки, связанный с упомянутой первой цепью, содержащий вход для приема информации формата стандарта MPEG2, MPEG2-декодер, соответствующий упомянутому декодеру, и упомянутый процессор отображения, имеющий выход для передачи информации изображения в устройство отображения, второй маршрут обработки, связанный с упомянутой входной цепью, содержащей вход для приема информации формата стандартного разрешения, преобразователь строк данных в блоки данных и упомянутый процессор отображения, средство переключения для выборочной п