Универсальный элемент памяти с системами, использующими этот элемент, способ и устройство для считывания, записи и программирования универсального элемента памяти

Универсальный элемент памяти с системами, использующими этот элемент, способ и устройство для считывания, записи и программирования универсального элемента памяти

Реферат

 

Изобретение относится к программируемым элементам памяти, к способам и устройству для их считывания, записи и программирования. Техническим результатом является возможность использования таких элементов в криптографии. Способ запоминания и извлечения информации в элементе памяти с фазовыми переходами заключается в запоминании информации в элементе памяти, путем подачи, по меньшей мере, одного программного энергетического импульса в материал памяти, извлечении информации, запомненной в элементе памяти, путем подачи в него дополнительных программных энергетических импульсов, подсчитывают количество указанных дополнительных импульсов, необходимых для переключения элемента памяти в состояние с низким сопротивлением. Устройство управления уровнем связности между узлами в узловой сети системы нейронной сети содержит единичную ячейку, содержащую материал с фазовыми переходами, два электрода, вывод для управления, вывод для сигналов, общий вывод для управления и для сигналов, систему управления нейронной сетью. Способ управления элементом взаимосвязи для изменения связности в нейронной сети описывает работу указанного устройства. 3 с. и 18 з.п.ф-лы, 16 ил.

Сведения о родственных заявках Настоящая заявка является заявкой с частичным продолжением заявки США с серийным номером 09/102887, поданной 23 июня 1998 г.

Область техники, к которой относится изобретение Данное изобретение относится в общем к программируемым элементам памяти и, в частности, к стираемым элементам памяти, которые нашли свое воплощение в таких прикладных задачах как хранение данных, многозначная логика и вычислительные операции в нейронных сетях/системах искусственного интеллекта, а также к способам и устройству для считывания, записи и программирования подобных элементов. Элементы памяти программируются путем подвода энергии любого одного или множества следующих видов: например, электрической, оптической, энергии давления и/или тепловой. В одном варианте осуществления изобретения информация может запоминаться в элементах памяти в зашифрованном виде, то есть может извлекаться только путем использования специально запрограммированных устройств и специальных способов. Таким образом, данное изобретение может быть использовано для хранения информации в зашифрованном или секретном формате. В другом варианте изобретение находит свое воплощение в системе нейронной сети.

Уровень техники Основная концепция использования материалов с фазовыми переходами, в которых имеется возможность электрической записи и стирания (т. е. материалов, которые могут электрически переключаться из в основном аморфного состояния в основном в кристаллическое состояние и обратно), для систем электронной памяти хорошо известна специалистам в данной области техники, что раскрыто, например, в патенте США 3271591, выданном Овшинскому 6 сентября 1966 г. и патенте США 3530441, выданном Овшинскому (Ovshinsky) 22 сентября 1970 г., права на которые принадлежат правопреемнику настоящего изобретения и содержание которых включено сюда в качестве ссылки (далее - "патенты Овшинского").

Как раскрыто в патентах Овшинского, структурное состояние материалов с фазовыми переходами может изменяться, переходя из в основном амфорного состояния местного порядка в основном в кристаллическое состояние местного порядка и обратно, либо может быть установлено в одном из отличных друг от друга обнаруживаемых состояний местного порядка во всем спектре между полностью аморфным и полностью кристаллическим состояниями. Первые материалы, описанные в патентах Овшинского, могли находиться в одном из двух обнаруживаемых структурных состояний: в основном аморфном и в основном кристаллическом местного порядка, и переходить из одного в другое, обеспечивая запоминание и извлечение единичных бит закодированных двоичных данных, либо в этих материалах могут быть установлены промежуточные обнаруживаемые уровни местного порядка во всем спектре между полностью аморфным и полностью кристаллическим состояниями.

То есть в патентах Овшинского говорится, что электрическое переключение между полностью аморфным и полностью кристаллическим состояниями для указанных материалов не требуется, но, что во всем диапазоне местного порядка между полностью аморфным и полностью кристаллическим состояниями может быть на любом уровне установлена определенная обнаруживаемая характеристика, к примеру сопротивление. Эта характеристика изменяющегося местного порядка обеспечивает "серую шкалу", представляемую спектром между полностью аморфным и полностью кристаллическим состояниями. Указанная серая шкала может быть использована в качестве фактически неограниченного (бесконечного) переменного параметра, к примеру фактически неограниченного переменного сопротивления, изменяющегося от максимального до минимального уровней, либо может быть использована для установки значений приращений выбранного параметра, к примеру сопротивления на отдельных обнаруживаемых шагах между максимальным и минимальным уровнями.

Способность переменного параметра, такого как сопротивление, регулируемого во всем диапазоне серой шкалы, позволяет применять эти устройства, например, в нейронной сети и системах искусственного интеллекта, как описано в патентах Овшинского. При другом применении указанных устройств, как описано в патентах Овшинского, использование элемента памяти для установки ступенчато наращиваемых и избирательно обнаруживаемых уровней параметра может обеспечить запоминание в одном элементе памяти многобитовых данных.

Сущность изобретения Настоящее изобретение относится к недавно открытым и совершенно неожиданным свойствам указанных материалов с фазовыми переходами и устройствам, позволяющим создавать универсальные элементы памяти, использующие указанные свойства, а также к способам и устройствам для программирования таких элементов памяти, и к системам запоминания данных, многозначной логики и нейронным сетям/искусственному интеллекту, где воплощаются указанные устройства с универсальными элементами памяти.

В одном варианте реализации изобретения указанные универсальные элементы памяти используются в виде и формате, при которых информация запоминается путем подачи одного или нескольких последовательных электрических импульсов выбранной амплитуды и длительности в элементы памяти, которые изначально установлены в состояние с высоким сопротивлением. Амплитуда и длительность каждого импульса выбираются таким образом, что подача одного начального импульса не способна вызвать переключение элемента памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением. Однако амплитуда и длительность каждого импульса выбираются таким образом, что каждый импульс вызывает приращение, но на этом этапе структурное изменение в элементе памяти не может быть обнаружено. Эти уникально структурированные импульсы определяются здесь как "подинтервальные импульсы", а когда они подаются в определенной последовательности для записи и/или считывания, они называются "программирующими импульсами". Хотя характеристики этих подинтервальных импульсов более детально рассматриваются в нижеследующем подробном описании, далее дается краткое объяснение сущности настоящего изобретения.

То, что раскрыто в настоящем изобретении и на что действительно следует обратить особое внимание в связи с универсальными элементами памяти Овшинского, - это тот факт, что установочный токовый импульс для установки элемента памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением может быть разделен на подинтервальные импульсы, и при подаче каждого подинтервального импульса сопротивление устройства памяти фактически не изменяется до тех пор, пока общая накопленная длительность подинтервальных импульсов не станет равной или превысит "установочную длительность". Как только с последним подинтервальным импульсом поступило последнее приращение энергии, устройство переходит в состояние с низким сопротивлением.

Таким образом, "установочная длительность" установочного токового импульса может быть разделена на требуемое количество подинтервалов. Количество подинтервалов соответствует общему количеству многозначных цифровых состояний программирования элемента. (В одном варианте реализации изобретения общее количество состояний программирования больше количества подинтервалов). Как только будет подано заданное количество подинтервальных токовых импульсов, считывается текущее состояние элемента памяти путем подачи дополнительных подинтервальных программирующих импульсов, пока элемент памяти не перейдет из состояния с высоким сопротивлением в состояние с низким сопротивлением. Количество дополнительных импульсов может определяться и сравниваться с количеством всех состояний программирования путем считывания сопротивления элемента между каждым из дополнительно подаваемых подинтервальных импульсов. Разность представляет собой текущее состояние элемента памяти. Подинтервальные импульсы определяются здесь также как "программирующие импульсы". В каждом случае подинтервальных импульсов или программирующих импульсов недостаточно для изменения материала с фазовыми переходами, но достаточно в сочетании с накопленными дополнительными подинтервальными или программирующими импульсами, чтобы заставить материал с фазовыми переходами переключиться из состояния с высоким сопротивлением в состояние с низким сопротивлением.

В процессе считывания текущего состояния элемента памяти его текущее состояние изменяется и, следовательно, здесь имеет место "считывание с разрушением". Поэтому после считывания элемента памяти он должен быть "перепрограммирован". Это выполняется путем первой установки устройства в исходное состояние с высоким сопротивлением с помощью токового импульса большой амплитуды, определяемого здесь как "токовый импульс сброса", а затем подачи ряда подинтервальных токовых импульсов, необходимых для возврата элемента в "текущее состояние", имевшее место перед операцией считывания. Таким образом, информация, которая была считана из элемента памяти, восстанавливается при перепрограммировании данного элемента.

В одном варианте реализации изобретения универсальный элемент памяти по настоящему изобретению воплощается в системе запоминания данных, где в каждом единичном элементе памяти запоминается множество бит. Это резко увеличивает плотность запоминания в памяти, поскольку в каждом универсальном элементе памяти может запоминаться множество бит. В этом варианте данные также запоминаются в необнаруживаемом виде, и такие данные не могут быть считаны или извлечены, кроме как путем использования способов и устройств согласно изобретению, что будет раскрыто в нижеследующем подробном описании. Таким образом, данный вариант позволяет запоминать информацию в засекреченном виде, то есть совершенно не обнаруживаемом никакими средствами, кроме как с помощью устройств и способов согласно настоящему изобретению.

В другом варианте реализации изобретения универсальный элемент памяти согласно настоящему изобретению реализуется в системе нейронной сети и/или искусственного интеллекта, где элемент памяти формирует, а также корректирует функцию связности между узлами или между строками и столбцами нейронного процессора. В указанном втором варианте реализации, когда элемент памяти, подключенный между узлами или между столбцами и строками нейронного процессора, получает выбранное количество подинтервальных импульсов с выбранными присвоенными весами, при этом выбранное количество и распределение весов подинтервальных импульсов определяется, например, стратегией программирования и управления нейронной сетью, элемент памяти переходит в состояние с низким сопротивлением для обеспечения максимальной связности между выбранными узлами или между строками и столбцами нейронного процессора. Этот вариант также будет более детально рассмотрен в нижеследующем подробном описании изобретения.

В частности, согласно настоящему изобретению предложен способ запоминания и извлечения информации в элементе памяти с фазовыми переходами, содержащем материал памяти с фазовыми переходами, имеющий по меньшей мере состояние с высоким сопротивлением и обнаруживаемое отличное состояние с низким сопротивлением, причем материал с фазовыми переходами выполнен с возможностью установки из состояния с высоким сопротивлением в состояние с низким сопротивлением с помощью установочного энергетического импульса, причем указанный способ содержит следующие этапы, на которых запоминают информацию в элементе памяти путем подачи по меньшей мере одного программного энергетического импульса в материал памяти с фазовыми переходами, причем по меньшей мере один программный энергетический импульс недостаточен для установки материала памяти из состояния с высоким сопротивлением в обнаруживаемое отличное состояние с низким сопротивлением, но достаточен для изменения материала памяти, так что накопление по меньшей мере одного программного энергетического импульса вместе с по меньшей мере одним дополнительным программным энергетическим импульсом устанавливает материал памяти из состояния с высоким сопротивлением в обнаруживаемо отличное состояние с низким сопротивлением, и извлекают информацию, запомненную в элементе памяти, путем подачи в элемент памяти дополнительных программных энергетических импульсов до тех пор, пока элемент памяти не будет вынужден переключиться в обнаруживаемое отличное состояние с низким сопротивлением, и подсчитывают количество дополнительных программных энергетических импульсов, поданных для того, чтобы вызвать переключение элемента памяти в состояние с низким сопротивлением.

Кроме того, согласно настоящему изобретению, предложен способ управления элементом взаимосвязи для изменения связности в нейронной сети, причем элемент взаимосвязи содержит единичную ячейку, включающую в себя материал с фазовыми переходами, имеющий по меньшей мере состояние с высоким сопротивлением и состояние с низким сопротивлением, при этом материал с фазовыми переходами выполнен с возможностью установки из состояния с высоким сопротивлением в состояние с низким сопротивлением с помощью установочного энергетического импульса и из состояния с низким сопротивлением в состояние с высоким сопротивлением с помощью энергетического импульса сброса, причем указанный способ содержит следующие этапы, на которых: подают энергетический импульс сброса в единичную ячейку для установки материала с фазовыми переходами в исходное состояние с высоким сопротивлением, и подают в единичную ячейку программные энергетические импульсы с выбранными весами и длительностями на основе стратегии управления нейронной сетью, причем по меньшей мере нескольких программных энергетических импульсов в отдельности недостаточно для установки материала памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением, но достаточно для изменения материала с фазовыми переходами, так что накопление по меньшей мере нескольких программных энергетических импульсов вместе с по меньшей мере одним или несколькими дополнительными программными энергетическими импульсами устанавливает материал с фазовыми переходами из состояния с высоким сопротивлением, формирующего первый уровень связности, в состояние с низким сопротивлением, формирующее второй уровень связности, отличный от первого уровня для состояния с высоким сопротивлением.

В дополнение к указанным способам, согласно настоящему изобретению, предложено устройство управления уровнем связности между узлами в узловой сети системы нейронной сети, содержащее: единичную ячейку, содержащую материал с фазовыми переходами, имеющий по меньшей мере состояние с высоким сопротивлением и состояние с низким сопротивлением, причем материал с фазовыми переходами выполнен с возможностью установки из состояния с высоким сопротивлением в состояние с низким сопротивлением с помощью установочного энергетического импульса и из состояния с низким сопротивлением в состояние с высоким сопротивлением с помощью энергетического импульса сброса, первый и второй электроды, электрически соединенные с материалом с фазовыми переходами для (1) подачи электрической энергии в материал с фазовыми переходами с целью переключения материала с фазовыми переходами из состояния с высоким сопротивлением в состояние с низким сопротивлением и обратно, и (2) для установки канала проведения сигнала через материал с фазовыми переходами, когда материал с фазовыми переходами находится в состоянии с низким сопротивлением, вывод для управления и вывод для сигналов, которые оба электрически соединены с первым электродом, общий вывод для управления и сигналов, соединенный со вторым электродом, причем вывод для сигналов электрически соединен с первым узлом узловой сети, а общий вывод управления и сигналов электрически соединен со вторым узлом узловой сети для управления уровнем связности между первым и вторым узлами, систему управления нейронной сетью, электрически соединенную с выводом для управления и с общим выводом для управления и сигналов, для подачи взвешенных импульсов управления в материал с фазовыми переходами, чтобы заставить материал с фазовыми переходами переключиться из состояния с высоким сопротивлением в состояние с низким сопротивлением и тем самым увеличить уровень связности между первым и вторым узлами, когда кумулятивное действие импульсов управления превысит уровень порога переключения материала с фазовыми переходами.

Эти и различные другие варианты и применения настоящего изобретения, а также другие важные признаки и принципы настоящего изобретения будут изложены ниже в подробном описании изобретения.

Краткое описание чертежей: фиг. 1 - графическое представление универсального элемента памяти согласно настоящему изобретению, где сопротивление устройства отложено по ординате, а амплитуда приложенного токового импульса отложена по абсциссе, при этом на графике показаны разные режимы программирования универсального элемента памяти; фиг. 2 - блок-схема, иллюстрирующая воплощение (вариант реализации) способа согласно изобретению для записи данных в универсальный элемент памяти по изобретению; фиг. 3 - блок-схема, иллюстрирующая воплощение способа согласно изобретению для считывания данных из универсального элемента памяти по изобретению; фиг. 4 - блок-схема, иллюстрирующая еще одно воплощение способа согласно изобретению для считывания данных из универсального элемента памяти по изобретению; фиг.5 - блок-схема воплощения устройства согласно изобретению для записи данных в и считывания данных из универсального элемента памяти по изобретению; фиг.6 - поперечное сечение элемента памяти согласно настоящему изобретению, имеющего первый и второй контакт, каждый из которых примыкает к объему материала памяти; фиг.7 - матричная схема части нейронного процессора, в котором воплощено изобретение и в состав которого включены универсальные элементы памяти по изобретению; фиг. 8 - схематическое изображение единичной ячейки структуры нейронной сети согласно принципам настоящего изобретения; фиг. 9 - схематическое изображение участка, состоящего из двух расположенных друг над другом плоскостей единичных ячеек структуры нейронной сети согласно принципам настоящего изобретения; фиг. 10 - схематическое изображение другого воплощения единичной ячейки структуры нейронной сети согласно принципам настоящего изобретения, включая шины запрета и возбуждения; фиг. 11 - схематическое изображение еще одной единичной ячейки структуры нейронной сети согласно принципам настоящего изобретения, включая отдельную шину управления; фиг. 12 - схематическое изображение еще одной единичной ячейки структуры нейронной сети согласно принципам настоящего изобретения, включая шины возбуждения и запрета, управляемые по общей входной шине; фиг. 13 - вид сверху на возможную компоновку множества элементов памяти, которые могут быть использованы для запоминания данных согласно принципам настоящего изобретения, где, в частности, показано, каким образом могут быть подсоединены элементы памяти к набору адресных шин Х-Y; фиг.14 - схема матрицы элементов памяти, которые могут быть использованы для запоминания данных согласно принципам настоящего изобретения, где, в частности, показано, как изолирующие элементы, к примеру, диоды, последовательно соединены с элементами памяти для электрической изоляции элементов памяти друг от друга; фиг. 15 - схематическое представление монокристаллической полупроводниковой подложки с интегрированной матрицей памяти согласно принципам настоящего изобретения, имеющей электрическую связь с интегральной микросхемой, к которой оперативно присоединены адресные формирователи/декодеры; и фиг.16 - схема воплощения настоящего изобретения, используемого для управления связностью между узлами узловой сети в системе нейронной сети.

Подробное описание изобретения На фиг. 1 представлен график зависимости между амплитудой приложенного токового импульса и сопротивлением устройства для универсального элемента памяти по настоящему изобретению. На фиг.1 показаны разные режимы программирования. В левой части кривой сопротивление устройства остается практически постоянным (то есть в состоянии с высоким сопротивлением), пока устройство не будет установлено в исходное состояние путем подачи импульса сброса с достаточной энергией. Затем устройство вновь переходит из состояния с высоким сопротивлением в состояние с низким сопротивлением.

При дальнейшем возрастании амплитуды приложенного токового импульса сопротивление устройства увеличивается при его переходе из состояния с низким сопротивлением в состояние с высоким сопротивлением. Это увеличение является постепенным и обратимым, что показано стрелками, указывающими направление вверх, либо вниз на правой части кривой. В этом режиме элемент памяти Овшинского может быть запрограммирован на любое сопротивление внутри динамического диапазона значений сопротивления путем подачи токового импульса соответствующей амплитуды. Этот тип схемы программирования обеспечивает аналоговое запоминающее устройство для данных с множеством состояний и прямой перезаписью и представляет собой режим программирования, описанный в патентах Овшинского.

В способе программирования согласно настоящему изобретению используется левая часть кривой на фиг.1. В этом режиме важны как амплитуды, так и длительности токовых импульсов, используемых для программирования устройства. Переход, происходящий на этой части кривой, не является обратимым, что показано одной стрелкой на левой части этой кривой. То есть как только устройство переведено из состояния с высоким сопротивлением в состояние с низким сопротивлением, оно не может быть вновь установлено в состояние с высоким сопротивлением путем подачи программирующего импульса с уменьшенной величиной тока. Вместо этого устройство может быть вновь установлено в состояние с высоким сопротивлением с помощью импульса тока большой амплитуды (то есть "импульса сброса"), который поднимает сопротивление по правой части кривой. Как было описано выше и более подробно описывается ниже, цифровая многозначность устройства при программировании в этом режиме возникает из способности устройства памяти Овшинского "аккумулировать" или "интегрировать" энергию каждого программирующего токового импульса, поданного на устройство.

Универсальный элемент памяти согласно изобретению может запоминать множество информационных бит в одном элементе памяти и, как более подробно описано ниже, может быть использован для создания различных соединений, обеспечивающих взаимосвязь между "нейронами" или узлами нейронной сети искусственного интеллекта.

Обращаясь к фиг.1, предположим, что устройство находится в состоянии с высоким сопротивлением в крайне левом положении на левой части характеристической кривой на фиг.1. Как объяснялось выше, если на устройство подается один импульс сброса с достаточной энергией, оно будет установлено в состояние с низким сопротивлением. Как дополнительно объяснялось выше, то, что раскрыто в настоящем изобретении и на что действительно следует обратить особое внимание в связи с универсальными элементами памяти Овшинского, - это тот факт, что установочный токовый импульс для установки элемента памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением может быть разделен на подинтервальные или программирующие импульсы, причем с подачей каждого программирующего импульса сопротивление устройства памяти фактически не изменяется, пока общая накопленная длительность программирующих импульсов не станет равной или не превысит вышеописанную "установочную длительность". Как только последний программирующий импульс доставит последнее приращение энергии, устройство переходит в состояние с низким сопротивлением.

Таким образом, установочный импульс может быть разделен на несколько подинтервальных импульсов с одинаковым интервалом, каждый из которых представляет бит запоминаемых данных. Например, если требуется запомнить в одном элементе памяти полный восьмибитный байт, то в одном варианте амплитуда и высота подинтервального импульса могут быть разделены таким образом, что для выполнения перехода к состоянию с низким уровнем потребуется восемь импульсов. Тогда восемь уровней запоминания будут представлять собой импульсы от 0 до 7 для запоминания десятичных значений от "0" до "7". Если, например, на элемент изначально подается 0 импульсов для запоминания "0", то тогда потребуется 8 импульсов для перехода элемента в состояние с низким сопротивлением, и это состояние может быть считано как "0" путем вычитания из числа 8 количества импульсов, необходимых для перехода. Таким образом, запомненное значение может быть в каждом случае определено посредством вычитания из числа 8 количества импульсов, необходимых для перевода элемента памяти в состояние с низким сопротивлением. Например, если запомнено число "7", то количество импульсов, необходимых для перевода элемента в состояние с низким сопротивлением, составит 1, и, следовательно, запомненное десятичное значение будет равно "7". Для запоминания и извлечения информации в универсальных элементах памяти по изобретению могут быть выбраны различные логические протоколы.

Для дальнейшего объяснения обратимся теперь к блок-схемам на фиг.2, 3 и 4. На фиг.2 представлена блок-схема, иллюстрирующая способ запоминания многобитовой информации согласно одному варианту изобретения. В этом способе на шаге S10 инициируется операция начала записи в памяти. На шаге S11 элемент памяти сначала устанавливается в состояние с высоким сопротивлением. Это делается для того, чтобы гарантировать полную установку элемента памяти в состояние с высоким сопротивлением до начала операции записи. На шаге S12 выбирается многобитовое значение или число, подлежащее запоминанию, а счетчик импульсов устанавливается на заданное эталонное значение, соответствующее количеству импульсов, которое должно быть подано в элемент памяти. В приведенном выше примере количество импульсов может представлять многобитовое двоичное число от "000" до "111" для обеспечения запоминания десятичных значений от "0" до "7". На шаге S13 в элемент памяти подается подинтервальный импульс. На шаге S14 в счетчик импульсов добавляется единица счета импульсов и считывается количество импульсов, которое было накоплено счетчиком импульсов.

На шаге S16 определяется, равно ли количество импульсов, аккумулированных в счетчике на данный момент, эталонному количеству импульсов, записанному в счетчике. Если количество импульсов, считанное из счетчика импульсов, равно эталонному количеству, запомненному в счетчике, то на шаге S16 выполнение операции прекращается. Если количество импульсов, считанных со счетчика, меньше эталонного количества, запомненного в счетчике, то в результате возвращения к шагу S13 в элемент памяти подается еще один подинтервальный импульс, и операция повторяется, пока количество подинтервальных импульсов не станет равным запомненному эталонному количеству, и в этот момент выполнение операции на шаге S16 прекращается.

На фиг. 3 представлена блок-схема конкретного логического протокола, соответствующего вышеописанному примеру для восьмиимпульсной системы для запоминания в одном элементе памяти двоичного числа от "000" до "111". При этом способе на шаге S20 инициируется операция считывания памяти. На шаге S21 в элемент памяти подается подинтервальный импульс, а затем на шаге S22 считывается сопротивление элемента памяти. Далее на шаге S23 определяется ниже ли сопротивление элемента памяти порогового значения, соответствующего состоянию с низким сопротивлением. Если элемент памяти еще не переключился в состояние с низким сопротивлением, то на шаге S24 в счетчике импульсов добавляется единица счета импульсов, и в результате возвращения к шагу S21 в элемент памяти подается еще один подинтервальный импульс.

Когда будет определено, что сопротивление элемента памяти ниже порогового значения, что указывает на выполненное переключение в состояние с низким сопротивлением, способ переходит к шагу S25, на котором в счетчик импульсов добавляется единица счета импульсов и инициируется перепрограммирование элемента памяти. Перепрограммирование элемента памяти может быть реализовано, например, путем применения способа, показанного на вышеописанной блок-схеме по фиг.2.

Затем на шаге S26 считывается подсчитанное количество из счетчика импульсов, а на шаге S27 количество импульсов, считанных из счетчика, вычитается из кодового числа, описанного в вышеуказанном примере, для получения запомненного двоичного значения, которое считывается на шаге S28. Например, если для перевода элемента памяти в состояние с низким сопротивлением требуется семь импульсов, то число семь вычитается из кодового числа восемь для получения запомненного двоичного значения "1". Если для перевода элемента памяти в состояние с низким сопротивлением требуется пять импульсов, то число пять вычитается из числа восемь, чтобы получить десятичное число три, соответствующее двоичному значению "011".

В воплощении по фиг.3 операция считывания из памяти всегда начинается с подачи подинтервального импульса. В этом воплощении максимальное количество подаваемых импульсов равно максимальному значению числа, запоминаемого в элементе памяти. Однако в другом воплощении максимальное количество подаваемых импульсов на один импульс меньше, чем максимальное значение запоминаемого числа. В этом варианте сопротивление элемента памяти может быть уже установлено на уровне низкого сопротивления, когда операция считывания из памяти началась.

Последовательность считывания для этого воплощения показана на блок-схеме по фиг.4. В этом воплощении операция считывания из памяти инициируется на шаге S31 и, поскольку элемент памяти возможно уже установлен в состояние с низким сопротивлением, сопротивление элемента памяти считывается на первом шаге S31. Если на шаге S32 определяется, что сопротивление элемента памяти ниже порогового значения, что указывает на пребывание элемента памяти в состоянии с низким сопротивлением, тогда запомненное двоичное значение немедленно считывается на шаге S33. Однако если на шаге S32 определяется, что сопротивление элемента памяти выше порогового значения, что указывает на пребывание элемента памяти в состоянии с высоким сопротивлением, то тогда на шаге S34 в элемент памяти подается подинтервальный импульс, а сопротивление памяти считывается на шаге S35. Если сопротивление элемента памяти все еще выше порога согласно определению на шаге S36, то на шаге S37 в счетчик импульсов добавляется единица счета импульсов, и на шаге S34 в элемент памяти подается еще один подинтервальный импульс.

Когда сопротивление элемента памяти переключается на значение, соответствующее состоянию с низким сопротивлением, как это определяется на шаге S38, к счетчику добавляется единица счета импульсов, и на шаге S38 производится перепрограммирование элемента памяти. Затем на шаге S39 выполняется считывание счетчика импульсов, и считанное количество вычитается из кодового числа на шаге S40, чтобы на шаге S33 получить запомненное двоичное число. В этом варианте применительно к вышеуказанному примеру запоминания восьмибитового байта, выбранное кодовое число равно 7. Таким образом, вычитание нулевых импульсов из кодового числа семь дает десятичное число семь, соответствующее запомненному двоичному значению "111", а вычитание семи импульсов из кодового числа семь дает десятичный ноль, соответствующий запомненному двоичному значению "000".

В каждом случае логический протокол для записи значения, запоминаемого в соответствии со способом по фиг.2, выбирается так, чтобы он соответствовал протоколу считывания любого из выбранных вариантов по фиг.3 или по фиг.4, либо соответствовал любому другому протоколу, который может быть выбран для запоминания информации на основе количества подинтервальных импульсов, подаваемых и считываемых в общем случае так, как это было описано выше.

На фиг.5 показано устройство для реализации на практике способов записи и считывания для памяти по настоящему изобретению. В воплощении на фиг.5 операции считывания и записи для памяти выполняются устройством, включающим логическое устройство 100 ввода/вывода и адресации памяти, которое управляется командами считывания и записи, подаваемыми на вход 102. Устройство 100 подсоединено к импульсному генератору и счетному устройству 104, которое, в свою очередь, соединено с системой 106 адресации считывания и записи для памяти и с матрицей 108 памяти, включающей универсальные элементы памяти по настоящему изобретению. Состояние каждого элемента памяти адресуется и определяется и подается обратно системой 110 адресации состояния памяти и обратной связи в импульсный генератор и счетное устройство 104.

Команды считывания и записи для памяти, подаваемые на вход 102, реализуются с использованием описанных выше способов. Например, команда считывания на входе 102 устройства 100 ввода/вывода и адресации памяти для считывания выбранного многобитового значения из выбранной ячейки памяти приводит к реакции устройства 100, устанавливающего импульсный генератор и счетное устройство 104 на создание эталонного значения счета, и реакции по цепи обратной связи от системы 110, чтобы определить, когда будет достигнуто эталонное значение счета. Система адресации считывания и записи памяти адресует конкретную ячейку памяти, на которую должна быть подана команда считывания.

Устройство 110 адресации состояния памяти, обратной связи и вывода определяет состояние элемента памяти в адресуемой ячейке памяти и либо подает сигнал обратно для подачи дополнительных субинтервальных импульсов из устройства 104, либо считывает запомненный результат в устройство вывода 112. Операция записи действует тем же путем, реализуя вышеописанные способы.

Как упоминалось выше, многобитовая информация, запоминаемая в универсальном элементе памяти по изобретению в соответствии с изложенными здесь способами, запоминается в необнаруживаемом и, следовательно, недоступном виде, так что она не может быть извлечена, кроме как путем использования способов по настоящему изобретению с применением такого устройства, какое показано в варианте по фиг.5. Это позволяет обеспечивать эффективное шифрование данных, запоминаемых в универсальных элементах памяти.

Для того чтобы извлечь запомненные данные, должны быть известны как амплитуда, так и длительность уникального подинтервального импульса. Любая попытка определить это экспериментально либо не даст никакого результата вообще, если амплитуда импульса ниже порогового значения, либо приведет к полному стиранию запомненных данных, если амплитуда импульса с