Устройство для управления распределением данных в информационной сети клиент-сервер

Устройство для управления распределением данных в информационной сети клиент-сервер

Реферат

 

Изобретение относится к вычислительной технике, в частности к устройствам для управления распределением данных в информационной сети клиент - сервер. Техническим результатом является повышение быстродействия устройства путем актуализации данных, составляющих содержание документов (справок), предъявляемых клиентам информационной системы в реальном масштабе времени. Технический результат достигается тем, что устройство содержит первый, второй и третий регистры, первый и второй блоки памяти, элементы И, ИЛИ и задержки, введены первый дешифратор, третий блок памяти, четвертый блок памяти, второй дешифратор, селектор временных интервалов. 2 ил.

Изобретение относится к вычислительной технике, в частности к устройствам для управления распределением данных в информационной сети клиент - сервер.

Особенность решаемой технической задачи заключается в том, чтобы клиенты - пользователи информационной системы, работающей в реальном масштабе времени, собирающей и обрабатывающей данные от распределенных удаленных источников информации, могли получать собранную и обработанную на сервере информацию в виде соответствующих документов-справок также в реальном масштабе времени.

Известны устройства, которые могли бы быть использованы для решения поставленной задачи [1, 2].

Первое из известных устройств содержит блоки приема и хранения данных, соединенные с блоками управления и обработки данных, блоки поиска и селекции, подключенные к блокам хранения данных и отображения, синхронизирующие входы которых соединены с выходами блока управления [1].

Существенный недостаток данного устройства состоит в невозможности решения задачи обновления данных, хранимых в памяти в виде соответствующих документов, одновременно с решением задачи выдачи содержания этих документов клиентам в реальном масштабе времени.

Известно и другое устройство, содержащее первый и второй блоки памяти, регистры первой и второй групп, регистры, триггеры, одновибратор, элементы И, ИЛИ, группы элементов И, ИЛИ, элементы задержки и формирователи импульсов [2].

Последнее из перечисленных выше технических решений наиболее близко к описываемому.

Его недостаток также заключается в том, что обновление данных документов, предоставляемых клиентам и хранящимся в первом и втором блоках памяти, не может выполняться в реальном масштабе времени по транзакциям, поступающим от источников информации. Эта задача в данном устройстве решается путем использования ручных процедур обновления документов по данным, получаемым от удаленных источников, и их последующей загрузкой в первый и второй блоки памяти. На время выполнения этих процедур доступ клиентов к соответствующим документам блокируется, что приводит к резкому снижению быстродействия устройства по обслуживанию клиентов в реальном масштабе времени.

Цель изобретения - повышение быстродействия устройства путем актуализации данных, составляющих содержание документов (справок), предъявляемых клиентам информационной системы в реальном масштабе времени.

Поставленная цель достигается тем, что в известное устройство, содержащее первый регистр, информационный вход которого является первым информационным входом устройства, синхронизирующий вход является первым синхронизирующим входом устройства, а соответствующие выходы соединены с информационными входами первого блока памяти, первый элемент ИЛИ, входы которого подключены к выходам соответствующих элементов И первой группы, а выход соединен с входом первого элемента задержки, выход которого подключен к входу второго элемента задержки и к синхронизирующему входу второго регистра, первую группу элементов ИЛИ, одни входы которых соединены с соответствующими выходами второго регистра, другие входы подключены к выходам соответствующих элементов И второй группы, одни из входов которых являются первым адресным входом устройства, а выходы элементов ИЛИ первой группы соединены с адресным входом первого блока памяти, вход управления записью которого подключен к выходу второго элемента задержки, вход управления считыванием соединен с выходом третьего элемента задержки, а выход первого блока памяти является первым информационным выходом устройства, вторую группу элементов ИЛИ, одни входы которых подключены к соответствующим выходам третьего регистра, другие входы соединены с выходами соответствующих элементов И третьей группы, одни из входов которых являются вторым адресным входом устройства, а выходы элементов ИЛИ третьей группы подключены к адресному входу второго блока памяти, информационный вход которого является вторым информационным входом устройства, вход управления считыванием соединен с выходом четвертого элемента задержки, выход которого подключен к входу пятого элемента задержки, вход управления записью второго блока памяти соединен с выходом шестого элемента задержки, а выход второго блока памяти подключен к входам соответствующих элементов И четвертой группы, выходы которых являются вторым информационным выходом устройства, и элемент И, введены первый дешифратор, входы которого подключены к соответствующим выходам первого регистра, а выходы соединены с одним входом элемента И и с одними входами элементов И первой группы, третий блок памяти, входы управления считыванием которого подключены к соответствующим выходам элементов И первой группы, а выходы соединены с информационными входами второго регистра, четвертый блок памяти, выход которого подключен к информационному входу третьего регистра, установочный вход которого соединен с выходом пятого элемента задержки, второй дешифратор, входы которого соединены с соответствующими выходами третьего регистра, а выходы подключены к другим входам соответствующих элементов И четвертой группы, и селектор временных интервалов.

Первый сигнальный вход селектора соединен с выходом элемента И, второй сигнальный вход подключен к выходу первого элемента задержки, третий сигнальный вход подключен к выходу второго элемента задержки, четвертый сигнальный вход соединен с выходом третьего элемента задержки, управляющий вход селектора временных интервалов является управляющим входом устройства, первый синхронизирующий вход селектора временных интервалов является вторым синхронизирующим входом устройства, второй синхронизирующий вход селектора временных интервалов является третьим синхронизирующим входом устройства, а входы запроса данных селектора временных интервалов являются входами запроса данных устройства, при этом первый синхронизирующий выход селектора временных интервалов соединен с другим входом элемента И и с другими входами соответствующих элементов И первой группы, второй синхронизирующий выход селектора временных интервалов подключен к установочным входам первого и второго регистров, третий синхронизирующий выход соединен с другими входами соответствующих элементов И второй группы и с входом третьего элемента задержки, четвертый синхронизирующий выход подключен к синхронизирующему входу третьего регистра и к входу четвертого элемента задержки, пятый синхронизирующий выход селектора временных интервалов соединен с другими входами соответствующих элементов И третьей группы и с входом шестого элемента задержки, а выходы запроса данных селектора временных интервалов подключены к соответствующим входам управления считыванием четвертого блока памяти.

Сущность изобретения поясняется чертежами, где на фиг.1 представлена структурная схема устройства, а на фиг.2 - структурная схема селектора временных интервалов.

Устройство (фиг. 1) содержит первый 1, второй 2 и третий 3 регистры, первый 4 и второй 5 дешифраторы, первый 6, второй 7, третий 8, четвертый 9 блоки памяти, причем третий и четвертый блоки памяти выполнены в виде постоянных запоминающих устройств, первую 10, вторую 11, третью 12 и четвертую 13 группы элементов И, элемент 14 И, первый 15 элемент ИЛИ, первую 16 и вторую 17 группы элементов ИЛИ, первый 18-1, второй 18-2, третий 19, четвертый 20, пятый 21 и шестой 22 элементы задержки и селектор 23 временных интервалов.

На фиг. 1 также показаны первый 24 и второй 25 информационные входы устройства, первый 26 и второй 27 адресные входы устройства, первый 28, второй 29 и третий 30 синхронизирующие входы устройства, входы 31 запроса данных, управляющий вход 32, первый 33 и второй 34 информационные выходы устройства.

Кроме того, на фиг. 1 показаны первый 35, второй 36, третий 37 и четвертый 38 сигнальные входы селектора временных интервалов, первый 39, второй 40, третий 41, четвертый 42 и пятый 43 синхронизирующие выходы селектора временных интервалов и выходы 44 запроса данных.

Селектор временных интервалов (фиг.2) содержит группу триггеров 45, 46, первый 47, второй 48, третий 49 триггеры, генератор импульсов 50, первый 51, второй 52, третий 53, четвертый 54, пятый 55 и шестой 56 элементы И, первый 57, второй 58 и третий 59 элементы ИЛИ, первый 60, второй 61, третий 62 и четвертый 63 элементы задержки.

Все узлы и элементы устройства выполнены на стандартных потенциально-импульсных элементах.

Устройство работает следующим образом.

На информационный вход 24 устройства по тракту передачи данных информационной системы клиент - сервер последовательно поступают сообщения (кодограммы) от объектов-источников информации, содержащие признаковую и информационную части. Признаковая часть сообщения содержит признаки классификации передаваемой информации.

Обработка поступающих сообщений начинается с приходом на вход 29 селектора 23 (фиг.2) импульса включения, который через элемент 58 ИЛИ проходит на единичный вход триггера 47 и устанавливает его в единичное состояние. Высоким потенциалом с единичного выхода триггер 47 открывает элемент 51 И, к другому входу которого подключен тактовый генератор 50. Первый же импульс генератора 50 проходит через элемент 51 И на вход элемента 59 ИЛИ и далее с выхода 39 поступает на опрос состояния элементов 10 и 14 И, подключенных к соответствующим выходам дешифратора 4 (фиг.1).

Дешифратор 4 определяет признак принимаемого сообщения, выдавая на один их своих выходов высокий потенциал. Допустим, что из тракта передачи данных в регистр 1 к этому моменту времени никаких сообщений не поступило. Тогда дешифратор 4 зафиксирует это состояние выдачей высокого потенциала на вход элемента 14 И и очередной импульс с выхода 39 пройдет через элемент 14 И на вход 35 селектора 23 и далее через элемент 58 ИЛИ вновь поступает на единичный вход триггера 47, подтверждая его единичное состояние.

Непрерывный опрос состояния элементов 10 и 14 И будет продолжаться по этой тактирующей цепочке до тех пор, пока на каком-либо другом выходе дешифратора не появится высокий потенциал. Это состояние станет возможным с приходом сообщения на вход регистра 1, куда оно будет занесено синхронизирующим импульсом с входа 28. Как только в регистр 1 будет занесен код с входа 24, дешифратор зафиксирует этот момент выдачей высокого потенциала на одном из своих выходов.

Для определенности положим, что высокий потенциал поступил на один вход верхнего на фиг. 1 элемента 10 И. Тогда очередной импульс из тактирующей цепочки с выхода 39 селектора 23, пройдя этот элемент И, поступает, во-первых, на вход считывания фиксированной ячейки памяти постоянного запоминающего устройства 8, где хранится начальный адрес той зоны памяти сервера, куда необходимо записать информацию, принятую регистром 1. Во-вторых, тот же импульс считывания на выходе элемента 15 ИЛИ задерживается элементом задержки 18-1 на время считывания содержимого фиксированной ячейки ПЗУ и затем поступает на синхронизирующий вход регистра 2, фиксируя в нем код адреса зоны памяти сервера.

В-третьих, этот же импульс с выхода элемента задержки 18-1 через сигнальный вход 36 селектора 23 поступает на установочный вход триггера 47 и возвращает его в исходное состояние, блокируя тем самым прохождение импульсов генератора 50 через элемент 51 И на выход 39. И, наконец, в-четвертых, этот же импульс после задержки элементом 18-2 на время занесения информации в регистр 2 поступает на вход записи блока 6, записывая кодограмму сообщения с информационного выхода регистра 1 по адресу, который с выхода регистра 2 через группу элементов 16 ИЛИ подается на адресный вход блока 6 памяти.

После записи информационной части сообщения в блок 6 памяти импульс записи с выхода элемента задержки 18-2 через вход 37 селектора 23 поступает на вход элемента задержки 61, где задерживается на время записи данных в блок 6, и далее выдается на выход 40 селектора 23, откуда поступает на установочные входы регистров 1 и 2, возвращая их в исходное состояние. Кроме того, тот же импульс задерживается элементом задержки 60 на время сброса регистров 1 и 2 в исходное состояние и затем через элементы 57 И, 59 ИЛИ вновь поступает на выход 39 селектора 23, повторяя опрос состояния выходов дешифратора 4. Состояние элемента 57 И определяется состоянием триггера 48, и поскольку последний находится в исходном состоянии, то высоким потенциалом с нулевого выхода элемент 57 И будет открыт.

Выход 33 блока б памяти соединен с сервером информационной системы (на чертеже не показан), который непрерывно с заданным интервалом опрашивает селектор 23 импульсами, поступающими на вход 32, откуда они поступают на единичный вход триггера 48 и устанавливают последний в единичное состояние. Триггер 48 высоким потенциалом с единичного выхода открывает элемент 52 И, подготавливая цепь для прохождения импульса с выхода элемента 61 задержки после очередного занесения содержимого регистра 1 в блок 6, а низким потенциалом с нулевого выхода закрывает цепь прохождения импульсов через элемент 57 И. С выхода элемента 61 задержки импульс поступает также через элемент 52 И на выход 41 селектора и далее на соответствующие входы элементов 11 И, подключая код адреса считывания с входа 26 через элементы 11 И, а также элементы 16 ИЛИ к адресному входу блока памяти 6. Кроме того, этот же импульс с выхода 41 селектора задерживается элементом задержки 19 на время установки адреса считывания блока 6 и затем поступает на вход считывания блока 6, считывая содержимое по указанному адресу на выход 33.

После окончания считывания кода импульс считывания с выхода элемента задержки 19 поступает на вход 38 селектора, где задерживается элементом 62 на время считывания, и затем поступает на установочный вход триггера 48, возвращая его в исходное состояние и блокируя тем самым цепь прохождения импульсов через элемент 52 И на выход 41. Кроме того, этот же импульс с выхода элемента 62 задержки через элемент 59 ИЛИ поступает на выход 39 селектора и далее на опрос состояния выходов дешифратора 4. Считанные с блока 6 данные используются сервером в качестве входных данных функциональных задач, решаемых в информационной системе клиент - сервер. По мере решения этих задач полученные результаты в виде соответствующих справок выдаются сервером на информационный вход 25 устройства и далее на информационный вход блока памяти 7.

Кроме того, на вход 27 сервер выдает код адреса клиента (пользователя - получателя справки), а на вход 30 селектора 23 - импульс управления записью, который с входа 30 поступает на один из входов элемента 56 И, управляемого триггером 49. Запись справок с входа 25 в блок 7 памяти осуществляется только в те моменты времени, когда триггер 49 находится в исходном состоянии, что соответствует отсутствию прямого обращения клиентов к блоку памяти 7. Последнее обстоятельство приводит к тому, что импульс записи с входа 30 проходит через элемент 56 И на выход 43 селектора и далее на одни входы элементов 12 И, устанавливая адрес записи справок с входа 27 через элементы 12 И, а также элементы 17 ИЛИ на адресном входе блока памяти 7. Кроме того, этот же импульс после задержки элементом 22 на время установки адреса на адресном входе блока 7 поступает на вход управления записью блока 7 и осуществляет запись справки, полученной с сервера.

Обращение клиентов-пользователей информационной сети за справками, хранящимися в блоке 7, осуществляется с клиентских рабочих мест через входы 31 селектора 23.

Допустим, что импульс запроса поступил с соответствующего клиентского рабочего места через соответствующий вход 31 на единичный вход триггера 45. В результате этот триггер перейдет в единичное состояние, при котором высоким потенциалом с единичного выхода будет открыт элемент 53 И, на другой вход которого поступает тактовый импульс генератора 50. Первый же импульс генератора проходит через элемент 53 И на один из выходов 44 и далее поступает на вход считывания фиксированной ячейки ПЗУ 9, считывая содержимое фиксированной ячейки на информационный вход регистра 3.

Кроме того, этот же импульс проходит элемент 60 ИЛИ и поступает, во-первых, на единичный вход триггера 49, блокируя тем самым возможность записи данных с сервера, во-вторых, после задержки на элементе 63 на время считывания содержимого фиксированной ячейки памяти блока 9 он поступает с выхода 42 селектора 23 на синхронизирующий вход регистра 3, фиксируя в последнем считанный код, и, в-третьих, он поступает на установочные входы триггеров 45, 46, возвращая сработавший триггер в исходное состояние и подтверждая исходное состояние остальных.

В каждый данный момент времени запрос на получение той или иной справки поступает только на один из соответствующих входов 31 селектора 23.

Считанный код блока 9 в регистре 3 содержит адрес клиентского рабочего места, запросившего справку, и адрес зоны памяти, где хранится запрашиваемая справка. С выходов регистра 3 код адреса клиента подается на вход дешифратора 5, который в соответствии с входным кодом формирует на одном из своих выходов высокий потенциал, которым открывается одна из групп элементов 13 И, через которые выход блока памяти 7 коммутируется на вход соответствующего клиентского рабочего места.

С других выходов регистра 3 код адреса зоны памяти, где находится требуемая справка, через элементы 17 ИЛИ подается на адресный вход блока 7 памяти. Одновременно с этим тактовый импульс с выхода 42 селектора 23, задержанный элементом 20 на время занесения кода в регистр 3, поступает на вход считывания блока 7 и считывает содержимое справки по указанному адресу на выход 34 через соответствующую группу 23 элементов И.

После считывания справки тактовый импульс с выхода элемента задержки 21, задержанный на время считывания справки, поступает на установочный вход регистра 3, возвращая его в исходное состояние.

Таким образом, работа клиентов-пользователей с базой данных документов-справок блока 7 памяти осуществляется в режиме реального времени, и по мере поступления новых данных от удаленных источников информации сервер осуществляет обновление данных базы данных документов-справок в реальном масштабе времени, позволяя клиентам-пользователям работать с актуальными данными.

Источники информации 1. Заявка ЕПВ 0204147, кл. G 06 F 15/20, 1986.

2. Авт.св. SU 1474680, кл. G 06 F 15/40, 1988.

Формула изобретения

Устройство для управления распределением данных в информационной сети клиент - сервер, содержащее первый регистр, информационный вход которого является первым информационным входом устройства, синхронизирующий вход – первым синхронизирующим входом устройства, а соответствующие выходы соединены с информационными входами первого блока памяти, первый элемент ИЛИ, входы которого подключены к выходам соответствующих элементов И первой группы, а выход соединен с входом первого элемента задержки, выход которого подключен к входу второго элемента задержки и к синхронизирующему входу второго регистра, первую группу элементов ИЛИ, одни входы которых соединены с соответствующими выходами второго регистра, другие входы подключены к выходам соответствующих элементов И второй группы, одни из входов которых являются первым адресным входом устройства, а выходы элементов ИЛИ первой группы соединены с адресным входом первого блока памяти, вход управления записью которого подключен к выходу второго элемента задержки, вход управления считыванием соединен с выходом третьего элемента задержки, а выход первого блока памяти является первым информационным выходом устройства, вторую группу элементов ИЛИ, одни входы которых подключены к соответствующим выходам третьего регистра, другие входы соединены с выходами соответствующих элементов И третьей группы, одни из входов которых являются вторым адресным входом устройства, а выходы элементов ИЛИ второй группы подключены к адресному входу второго блока памяти, информационный вход которого является вторым информационным входом устройства, вход управления считыванием соединен с выходом четвертого элемента задержки, выход которого подключен к входу пятого элемента задержки, вход управления записью второго блока памяти соединен с выходом шестого элемента задержки, а выход второго блока памяти подключен к входам соответствующих элементов И четвертой группы, выходы которых являются вторым информационным выходом устройства, и элемент И, отличающееся тем, что оно содержит первый дешифратор, входы которого подключены к соответствующим выходам первого регистра, а выходы соединены с одним входом элемента И и с одними входами элементов И первой группы, третий блок памяти, входы управления считыванием которого подключены к соответствующим выходам элементов И первой группы, а выходы соединены с информационными входами второго регистра, четвертый блок памяти, выход которого подключен к информационному входу третьего регистра, установочный вход которого соединен с выходом пятого элемента задержки, второй дешифратор, входы которого соединены с соответствующими выходами третьего регистра, а выходы подключены к другим входам соответствующих элементов И четвертой группы, и селектор временных интервалов, первый сигнальный вход которого соединен с выходом элемента И, второй сигнальный вход подключен к выходу первого элемента задержки, третий сигнальный вход подключен к выходу второго элемента задержки, четвертый сигнальный вход соединен с выходом третьего элемента задержки, управляющий вход селектора временных интервалов является управляющим входом устройства, первый синхронизирующий вход селектора временных интервалов является вторым синхронизирующим входом устройства, второй синхронизирующий вход селектора временных интервалов является третьим синхронизирующим входом устройства, а входы запроса данных селектора временных интервалов являются входами запроса данных устройства, при этом первый синхронизирующий выход селектора временных интервалов соединен с другим входом элемента И и с другими входами соответствующих элементов И первой группы, второй синхронизирующий выход селектора временных интервалов подключен к установочным входам первого и второго регистров, третий синхронизирующий выход соединен с другими входами соответствующих элементов И второй группы и с входом третьего элемента задержки, четвертый синхронизирующий выход подключен к синхронизирующему входу третьего регистра и к входу четвертого элемента задержки, пятый синхронизирующий выход селектора временных интервалов соединен с другими входами соответствующих элементов И третьей группы и с входом шестого элемента задержки, а выходы запроса данных селектора временных интервалов подключены к соответствующим входам управления считыванием четвертого блока памяти.

РИСУНКИ

Рисунок 1, Рисунок 2