Устройство памяти приращений цифрового дифференциального анализатора
Патент 222031
Классы МПК
Устройство памяти приращений цифрового дифференциального анализатора
Иллюстрации
Реферат
222031
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советсиик
Социалиотичеокик
Республик
Всес,„,.-б,;,= «с, р
Зависимое от авт. свидетельства №
Заявлено 15Х.1967 (йй 1159229/26-24) с присоединением заявки №
Приоритет
Опубликовано 17.VII.1968. Бюллетень № 22
Дата опубликования описания 24.IX.1968
Кл. 42m>, 1/02
21а>, 37/64
МПК G 061
Н 03k
УДК 681.332.64:
:681.327.66 (088.8) Комитет по делам изобретений и открытий) ори Совете Министров
СССР
Автор изобретения
Г. В. Рыков
Заявитель
УСТРОЙСТВО ПАМЯТИ ПРИРАЩЕНИЙ ЦИФРОВОГО
ДИФФЕРЕНЦИАЛЬНОГО АНАЛИЗАТОРА,+ 1 - -10 — 1 — >-01 ,+ 0-э-00 — 0 11
Известны устройства памяти приращений цифрового дифференциального анализатора (ЦДА), реализующего уточненный метод трапеций и содержащего кольцевые регистры хранения приращений.
Предлагаемое устройство отличается от известных тем, что оно содержит схему запрета, включенную в цепь, соединяющую предпоследнюю ячейку первого регистра со входами первого и второго регистра. Это упрощает устройство.
Кодирование в регистре приращений можно организовать следующим образом:
Тогда знак нулевого значения может нести информацию о знаке предыдущего ненулевого приращения. Технически задача состоит в том, чтобы устройство управления вводом и выводом приращений в регистрах приращений осуществляло, помимо своих обычных функций преобразование запоминаемых кодов при поступлении очередных нулевых переполнений. Эти преобразования не должны нарушать обычных функций регистров и в то же время обеспечивать хранение знака последнего ненулевого переполнения на несколько итераций, пока не придет новое переполнение, не равное нулю.
Для решения этой задачи предлагается ввести дополнительную обратную связь с вы5 хода «отрицательного» регистра (регистр, г. котором запоминается второй разряд перс.полнения) на выкоды обоих регистров. Обычно каждый из регистров приращений замкнут в кольцо обратной связью с выхода последне10 го элемента на вход первого. Последний элемент имеет цепь возвращения в первоначальное состояние, на которую подаются импульсы очистки перед поступлением переполнений с выхода каждого интегратора. Дополнитсль15 ную обратную связь предлагается подключать с предпоследнего элемента регистра (без очистки) через фазирующпе элементы задержки
vа входы обоих регистров. Эта обратная связь отключается с помощью специальных цепей
20 запрета при поступлении котя бы одного импульса с выхода интегратора илп с последник элементов регистра приращений, когда нет импульсов очистки. Такого рода обратная связь обеспечивает следующее преобразование
25 кодов в регистрак приращений при поступлении с выхода интегратора нулевого переполнения:
00->-00
01 11
30 10- - 00
11->-11.
222031
Предмет изобретения
Составитель В. А. Субботин
Редактор Л. А. Утехина Техред P. М. Новикова Корректор Н. Босняцкая
Заказ 2712)11 Тираж 530 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Центр, пр. Серова, д. 4
Типография, пр. Сапунова, 2
Поскольку обратная связь охватывает элементы очистки регистра приращений, то при поступлении нулевых переполнений коды 00 и 11 могут храниться в регистре неограниченно большое число итераций. В то же время, использование B выходных элементах операции «исключенного ИЛИ» с одинаковых разрядов регистра при выборке приращений из регистра обеспечивает независимость кодов
00, 01, 10 (тернарной системы кодирования переполнений) от вновь введенного значения
11 (кватернарной системы кодирования приращений) .
На чертеже приведен один из вариантов построения схемы устройства памяти приращений в ЦДА на ферротранзисторных элементах, где и ферротранзисторных элементов (1 — 6) составляют положительный регисгр памяти приращений. Выход элемента 6 запрета соединен со входом элемента 1. Импульс записи + Л$, поступивший по шине 7 и записанный в элемент 1, через и тактов переписывается в элемент 6 и затем по цепи обратной связи вновь записывается в элемент 1. «Длина» регистра памяти преращений выбирается обычно равной или крагной числу тактов, отводимых на работу одного интегратора. Перед поступлением любого переполнения по шине 7 необходимо вернуть в первоначальное состояние ячейку, в которую помещается это гереполнение. Аналогично работает «отрицательный» регистр на элементах 8 — 18, причем элемент 18 — элемент запрета. Для выт1олнения указанных выше функций к обычной схеме регистров добавлены три элемента 14, 15 и 16. С выхода элемента 12 осуществляется
5 запись в элементы 18 и 14. С элемента 14 содержимое «отрицательного» регистра последовательно такт за тактом переписывается без возвращения их в первоначальное состояние на элементы 15 и 16. Запись в элемент за10 прета 16 может быть произведена только в случае отсутствия импульсов + ЛЯ1 — AS п1 шинам 7 и 17, а также на выходах элементов 6 и 18. B то же время при поступлении новых переполнений по шинам 7 и 17 всегда по15 ступает импульс очистки по шине 18, и с выходов элементов 6 и 18 импульсов не будет.
При поступлении нулевого переполнения — 00, содержимое элемента 12 через три такта записывается в элементы 8 и 10.
Устройство памяти приращений цифрового
25 дифференциальнсго анализатора, реализующего уточненный метод трапеций и содержащего кольцевые регистры хранения приращений, отличающееся тем, что, с целью его упрощения, оно содержит схему запрета, 30 включенную в цепь, соединяющую предпоследнюю ячейку первого регистра со входами первого и второго регистров.