Дифференциально-фазное реле

Дифференциально-фазное реле

Реферат

 

Изобретение используется в системах дифференциально-фазной защиты при определении местоположения короткого замыкания на основе сравнения фаз тока на концах защищаемой линии. Технический результат заключается в расширении функциональных возможностей. Для этого реле содержит четыре компаратора, два исполнительных элемента, генератор тактовых импульсов, одновибратор, формирователь короткого импульса по переднему фронту, регистр памяти, шесть элементов И, три элемента ИЛИ, элемент задержки, реверсивный счетчик. 1 ил.

Изобретение относится к электротехнике и может быть использовано в системах дифференциально-фазной защиты при определении местоположения короткого замыкания на основе сравнения фаз тока на концах защищаемой линии.

Известно устройство, содержащее последовательно соединенные генератор тактовых импульсов, двоичный счетчик, дешифратор, формирователь импульсов и исполнительный элемент, выполненный в виде транзистора [1].

Недостатком устройства являются относительно узкие функциональные возможности, не позволяющие использовать его в качестве дифференциально-фазового реле.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее последовательно соединенные измерительный преобразователь, первый блок дифференцирования, второй блок дифференцирования, сумматор, второй и третий входы которого соединены с выходами измерительного преобразователя и первого дифференцирующего блока, компаратор и исполнительный элемент [2].

Недостатком наиболее близкого технического решения являются относительно узкие функциональные возможности, поскольку устройство позволяет определить степень рассинхронизации входных сигналов, но не позволяет определить местоположение короткого замыкания.

Техническим результатом изобретения является расширение функциональных возможностей.

Этот технический результат достигается тем, что в устройство, содержащее первый исполнительный элемент и первый компаратор, введены второй компаратор, третий компаратор, выход которого соединен с входом первого исполнительного элемента, последовательно соединенные регистр памяти, четвертый компаратор, вход которого соединен с входом третьего компаратора, и второй исполнительный элемент, первый элемент И, первый и второй входы которого соединены с выходом "Больше" первого компаратора и с выходом "Меньше" второго компаратора соответственно, второй элемент И, первый и второй входы которого соединены с выходом "Меньше" первого компаратора и с выходом "Больше" второго компаратора соответственно, третий элемент И, первый и второй входы которого соединены с выходами "Больше" первого и второго компараторов соответственно, четвертый элемент И, первый и второй входы которого соединены с выходами "Меньше" первого и второго компараторов соответственно, первый элемент ИЛИ, первый и второй входы которого соединены с выходами соответственно первого и второго элементов И, второй элемент ИЛИ, первый и второй входы которого соединены с выходами соответственно третьего и четвертого элементов И, пятый элемент И, первый вход которого соединен с выходом первого элемента ИЛИ, шестой элемент И, первый вход которого соединен с выходом второго элемента ИЛИ, реверсивный счетчик, входы вычитания и суммирования которого соединены с выходами пятого и шестого элементов И соответственно, а выход соединен с информационным входом регистра памяти, последовательно соединенные одновибратор и генератор тактовых импульсов, выход которого соединен со вторыми входами пятого и шестого элементов И, а также последовательно соединенные формирователь короткого импульса, вход которого соединен с выходом "Больше" первого компаратора, а выход соединен с управляющим входом регистра памяти, элемент задержки, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом одновибратора и с входом установки в ноль регистра памяти, а выход соединен с входом установки в ноль реверсивного счетчика, при этом входы первого и второго компараторов являются входами токов на первом и втором концах контролируемой линии соответственно.

На чертеже представлена электрическая структурная схема дифференциально-фазного реле.

Дифференциально-фазное реле содержит первый исполнительный элемент 1, первый компаратор 2, второй компаратор 3, третий компаратор 4, выход которого соединен с входом первого исполнительного элемента 1, последовательно соединенные регистр 5 памяти, четвертый компаратор 6, вход которого соединен с входом третьего компаратора 4, и второй исполнительный элемент 7, первый элемент И 8, первый и второй входы которого соединены с выходом "Больше" и с выходом "Меньше" первого 2 и второго 3 компараторов соответственно, второй элемент И 9, первый и второй входы которого соединены с выходом "Меньше" и с выходом "Больше" первого 2 и второго 3 компараторов соответственно, третий элемент И 10, первый и второй входы которого соединены с выходами "Больше" первого 2 и второго 3 компараторов соответственно, четвертый элемент И 11, первый и второй входы которого соединены с выходами "Меньше" первого 2 и второго 3 компараторов соответственно, первый элемент ИЛИ 12, первый и второй входы которого соединены с выходами соответственно первого 8 и второго 9 элементов И, второй элемент ИЛИ 13, первый и второй входы которого соединены с выходами соответственно третьего 10 и четвертого 11 элементов И, пятый элемент И 14, первый вход которого соединен с выходом первого элемента ИЛИ 12, шестой элемент И 15, первый вход которого соединен с выходом второго элемента ИЛИ 13, реверсивный счетчик 16, входы вычитания и суммирования которого соединены с выходами пятого 14 и шестого 15 элементов И соответственно, а выход соединен с информационным входом регистра 5 памяти, последовательно соединенные одновибратор 17 и генератор 18 тактовых импульсов, выход которого соединен со вторыми входами пятого 14 и шестого 15 элементов И, а также последовательно соединенные формирователь 19 короткого импульса, вход которого соединен с выходом "Больше" первого компаратора 2, а выход соединен с управляющим входом регистра 5 памяти, элемент задержки 20 и третий элемент ИЛИ 21, второй вход которого соединен с выходом одновибратора 17 и с входом установки в ноль регистра 5 памяти, а выход соединен с входом установки в ноль реверсивного счетчика 16, при этом входы первого 2 и второго 3 компараторов являются входами токов на первом и втором концах контролируемой линии соответственно.

Первый 1 и второй 7 исполнительные элементы могут быть выполнены в виде обмоток реле с соответствующими контактами, которые через усилитель или непосредственно соединены с выходами соответственно третьего 4 и четвертого 6 компараторов. Формирователь 19 формирует короткий импульс по переднему фронту его входного сигнала, т.е. при перепаде входного сигнала с уровня логического нуля на уровень логической единицы. Остальные блоки устройства являются стандартными блоками электротехники. Цепи питания блоков на чертеже опущены как несущественные в рамках данной заявки.

Работает дифференциально-фазное реле следующим образом.

При включении реле по сигналу одновибратора 17 запускается генератор 18, а реверсивный счетчик 16 и регистр 5 памяти устанавливаются в нулевое состояние. На входы первого 2 и второго 3 компараторов поступают сигналы, пропорциональные мгновенным значениям токов на концах контролируемой линии. При внешнем КЗ токи имеют различные знаки и, следовательно, сдвинуты на 180 градусов. При КЗ на защищаемой линии токи совпадают по фазе. На выходе первого элемента ИЛИ 12 сигнал логической единицы формируется при несовпадении знаков мгновенных значений токов, а на выходе второго элемента ИЛИ 13 - при совпадении знаков. В соответствующие интервалы времени на вычитающий и суммирующий входы реверсивного счетчика 16 поступают счетные импульсы от генератора 18. В результате за период изменений тока в реверсивном счетчике 16 формируется величина, пропорциональная разности интервалов времени за период изменений тока в линии, в течение которых знаки токов совпадали и не совпадали. По сигналу формирователя 19 содержимое реверсивного счетчика 16 переписывается в регистр 5 памяти, после чего содержимое реверсивного счетчика 16 обнуляется. Сигнал регистра 5 памяти сравнивается в третьем компараторе 4 с верхним пороговым уровнем, превышение которого соответствует факту КЗ на контролируемой линии и срабатыванию первого исполнительного элемента 1. Одновременно сигнал регистра 5 памяти сравнивается в четвертом компараторе 6 с нижним пороговым уровнем, который соответствует факту КЗ вне контролируемой линии и срабатыванию второго исполнительного элемента 7.

Таким образом, в предложенном техническом решении расширяются функциональные возможности и устройство позволяет определить местоположение короткого замыкания Источники информации 1. Электротехнический справочник в 4-х томах, т.2. Электротехнические изделия и устройства. Под общей редакцией В.Г. Герасимова и др. - М.: Издательство МЭИ, 1998 г., с. 390, рис. 35.10.

2. Андреев В.А. Релейная защита и автоматика систем электроснабжения. - М.: Высшая школа, 1991, с. 352, рис. 12.13 (прототип).

Формула изобретения

Дифференциально-фазное реле синхронизации, содержащее первый исполнительный элемент и первый компаратор, отличающееся тем, что введены второй компаратор, третий компаратор, выход которого соединен с входом первого исполнительного элемента, последовательно соединенные регистр памяти, четвертый компаратор, вход которого соединен с входом третьего компаратора, и второй исполнительный элемент, первый элемент И, первый и второй входы которого соединены с выходом "Больше" первого компаратора и с выходом "Меньше" второго компаратора соответственно, второй элемент И, первый и второй входы которого соединены с выходом "Меньше" первого компаратора и с выходом "Больше" второго компаратора соответственно, третий элемент И, первый и второй входы которого соединены с выходами "Больше" первого и второго компараторов соответственно, четвертый элемент И, первый и второй входы которого соединены с выходами "Меньше" первого и второго компараторов соответственно, первый элемент ИЛИ, первый и второй входы которого соединены с выходами соответственно первого и второго элементов И, второй элемент ИЛИ, первый и второй входы которого соединены с выходами соответственно третьего и четвертого элементов И, пятый элемент И, первый вход которого соединен с выходом первого элемента ИЛИ, шестой элемент И, первый вход которого соединен с выходом второго элемента ИЛИ, реверсивный счетчик, входы вычитания и суммирования которого соединены с выходами пятого и шестого элементов И, соответственно, а выход соединен с информационным входом регистра памяти, последовательно соединенные одновибратор и генератор тактовых импульсов, выход которого соединен со вторыми входами пятого и шестого элементов И, а также последовательно соединенные формирователь короткого импульса по переднему фронту, вход которого соединен с выходом "Больше" первого компаратора, а выход соединен с управляющим входом регистра памяти, элемент задержки, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом одновибратора и с входом установки в "0" регистра памяти, а выход соединен с входом установки в "0" реверсивного счетчика, при этом входы первого и второго компараторов являются входами токов на первом и втором концах контролируемой линии соответственно.

РИСУНКИ

Рисунок 1

PC4A - Регистрация договора об уступке патента Российской Федерации на изобретение

Прежний патентообладатель:ООО "Аркадия Ком"

(73) Патентообладатель:ООО "АРСЕНАЛ-БИЗНЕС"

Договор № РД0002514 зарегистрирован 03.10.2005

Извещение опубликовано: 20.12.2005        БИ: 35/2005