Корреляционный измеритель временных сдвигов

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано для обработки случайного процесса. Техническим результатом является упрощение. Измеритель содержит аналого-цифровой преобразователь, регистр, перемножитель, группу накапливающих сумматоров, мультиплексор, демультиплексоры, блок поиска экстремума и блок управления. 1 з.п. ф-лы, 5 ил.

Изобретение относится к специализированным устройствам извлечения информации и служит для измерения временных сдвигов между случайными аналоговыми сигналами.

Известен корреляционный измеритель временных сдвигов, содержащий два коррелятора, блок вычитания, блок регулируемой задержки, блок постоянной задержки, усилитель и два управляемых фильтра, причем выходы первого и второго корреляторов соединены с соответствующими входами блока вычитания, выход которого через усилитель соединен с управляющим входом блока регулируемой задержки, выход которого непосредственно и через блок постоянной задержки соответственно соединен с первыми входами первого и второго корреляторов, вторые входы которых соединены с выходом первого управляемого фильтра, выход второго управляемого фильтра соединен с информационным входом блока регулируемой задержки, информационные входы первого и второго управляемых фильтров являются соответственно первым и вторым входами устройства, управляющие входы первого и второго управляемых фильтров объединены и подключены к выходу усилителя [а.с. СССР №1101837, опубл. в БИ 1984 г., №25].

Недостатком корреляционного измерителя является большой аппаратурный объем.

Наиболее близким по технической сущности к предлагаемому корреляционному измерителю является измеритель, содержащий два аналого-цифровых преобразователя (АЦП), регистр, перемножитель, блок памяти и группу k накапливающих сумматоров, первым и вторым информационными входами измерителя являются соответственно информационные входы первого и второго АЦП, выходом измерителя является выход группы k накапливающих сумматоров, вход которой соединен с выходом перемножителя, первый вход которого соединен с выходом регистра, а второй вход с выходом блока памяти, выходы первого и второго АЦП подключены соответственно к информационным входам блока памяти и регистра [Куликов Е.И. Методы измерения случайных процессов. - М.: Радио и связь, 1986, стр. 261, рис.5.21].

Измеритель-прототип может быть использован для определения значений относительных временных сдвигов путем отыскания ординаты взаимокорреляционной функции с наибольшим значением по результатам сравнения накопленных сумм. Однако измеритель наделен аппаратурной избыточностью: в структуре задействованы два АЦП и блок памяти для хранения массива многоразрядных операндов (выборок одного из сигналов). Причем названные узлы являются одними их наиболее сложных и дорогостоящих из применяемых в цифровой электронике.

Технический результат, достигаемый при использовании настоящего изобретения, заключается в упрощении корреляционного измерителя за счет использования в его структуре только одного АЦП и исключения блока памяти. Как следствие, понижается стоимость измерителя и повышается его надежность.

Технический результат достигается тем, что в известный корреляционный измеритель временных сдвигов, содержащий аналого-цифровой преобразователь, регистр, перемножитель и группу k накапливающих сумматоров, выход регистра соединен с первым входом перемножителя, согласно изобретению введены мультиплексор, два демультиплексора, блок поиска экстремума и блок управления, выход мультиплексора подключен к информационному входу аналого-цифрового преобразователя, выход которого подключен к информационному входу первого демультиплексора, первый выход которого соединен с информационным входом регистра, второй вход перемножителя соединен с вторым выходом первого демультиплексора, выход перемножителя соединен с информационным входом второго демультиплексора, k выходов которого соединены с информационными входами соответствующих k накапливающих сумматоров, выходы которых соединены с соответствующими k информационными входами блока поиска экстремума, выход которого является выходом измерителя, информационными входами измерителя являются соответственно первый и второй информационный входы мультиплексора, адресный вход которого объединен с адресным входом первого демультиплексора и подключен к первому адресному выходу блока управления, второй адресный выход которого соединен с адресным входом второго демультиплексора, первый, второй и третий тактовые выходы блока управления соединены с тактовыми входами аналого-цифрового преобразователя, регистра и накапливающих сумматоров соответственно, входы обнуления накапливающих сумматоров объединены с обнуляющим входом блока поиска экстремума и подключены к обнуляющему выходу блока управления, управляющий выход которого соединен с запускающим входом блока поиска экстремума, входами запуска и обнуления корреляционного измерителя являются соответствующие входы блока управления.

Кроме того, технический результат достигается тем, что блок поиска экстремума содержит группу k компараторов, шифратор, счетчик, триггер, генератор тактовых импульсов, элемент И, инвертор, причем первые входы компараторов являются информационными входами блока поиска экстремума, вторые входы компараторов объединены и подключены к информационному выходу счетчика, вход загрузки которого объединен с обнуляющим входом триггера и представляет собой обнуляющий вход блока, запускающим входом которого является вход установки в единицу триггера, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом инвертора, вход которого подключен к выходу возбуждения шифратора, третий вход элемента И соединен с выходом генератора тактовых импульсов, выход элемента И подключен к вычитающему выходу счетчика, вход данных которого служит для первоначальной загрузки исходного кода.

Сущность изобретения поясняется временными диаграммами и функциональными схемами.

На фиг.1 приведены временные диаграммы, поясняющие измерение относительных временных сдвигов методом некоррелированных парных выборок; на фиг.2 показана функциональная схема корреляционного измерителя временных сдвигов; на фиг.3 - функциональная схема блока 8 поиска экстремума (пример исполнения); на фиг.4 - функциональная схема блока 9 управления (пример исполнения); на фиг.5 - временные диаграммы, иллюстрирующие работу блока 9 управления.

Временные диаграммы по фиг.1 содержат выборки сигнала x(t) и выборки сигнала у(t), задержанного относительно x(t).

Функциональная схема корреляционного измерителя (фиг.2) содержит мультиплексор 1, аналого-цифровой преобразователь (АЦП) 2, демультиплексор 3, регистр 4, перемножитель 5, демультиплексор 6, группу 7 k накапливающих сумматоров, блок 8 поиска экстремума и блок 9 управления. Выход мультиплексора 1 подключен к информационному входу АЦП 2, выход которого подключен к информационному входу демультиплексора 3, первый выход которого соединен с информационным входом регистра 4, выход которого соединен с первым входом перемножителя 5, второй вход которого соединен с вторым выходом демультиплексора 3, выход перемножителя 5 соединен с информационным входом демультиплексора 6, k выходов которого соединены с информационными входами соответствующих накапливающих сумматоров группы 7, выходы которых соединены с соответствующими информационными входами блока 8 поиска экстремума, выход которого является выходом измерителя, входами Х и Y измерителя являются соответственно первый и второй информационный входы мультиплексора 1, адресный вход которого объединен с адресным входом демультиплексора 3 и подключен к адресному выходу А1 блока 9 управления, адресный выход А2 которого соединен с адресным входом демультиплексора 6, тактовые входы CLK1, CLK2 и CLK3 блока 9 управления соединены с тактовыми входами АЦП 2, регистра 4 и накапливающих сумматоров 7 соответственно, входы обнуления сумматоров группы 7 объединены с обнуляющим входом блока 8 и подключены к выходу RST1 обнуления блока 9 управления, управляющий вход СО1 которого соединен с запускающим входом блока 8 поиска экстремума, входами управления СО и обнуления RST корреляционного измерителя являются соответствующие входы блока 9 управления.

Блок 8 поиска экстремума (фиг.3) содержит группу 10 k компараторов, шифратор 11, счетчик 12, триггер 13, генератор 14 тактовых импульсов, элемент И 15 и инвертор 16. Первые входы компараторов группы 10 являются информационными входами блока 8, вторые входы компараторов группы 10 объединены и подключены к информационному выходу DO счетчика 12, вход L загрузки которого объединен с обнуляющим входом триггера 13 и представляет собой обнуляющий вход RST блока 8, запускающим входом СО1 которого является вход установки в единицу триггера 13, выход которого соединен с первым входом элемента И 15, второй вход которого соединен с выходом инвертора 16, вход которого подключен к выходу G возбуждения шифратора 11, третий вход элемента И 15 соединен с выходом генератора 14 тактовых импульсов, выход элемента И 15 подключен к вычитающему входу “-1” счетчика 12, вход DI данных которого служит для первоначальной загрузки исходного кода.

Блок 9 управления по фиг.4 содержит триггеры 17 и 18, делитель 19 частоты, счетчики 20 и 21, генератор 22 тактовых импульсов, элемент И 23, элемент ИЛИ 24, элементы 25, 26, 27 и 28 задержки. Вход установки в единицу триггера 17 является запускающим входом блока 9 управления, выход триггера 17 соединен с D-входом триггера 18, выход которого соединен с первым входом элемента И 23, второй вход которого объединен с тактовым входом триггера 18 и подключен к выходу генератора 22, входы делителя 19 и элемента 25 задержки объединены с суммирующим входом счетчика 20 и подключены к выходу элемента И 23, суммирующий вход счетчика 21 через элемент 27 задержки подключен к выходу элемента 25 задержки, выход которого является первым тактовым выходом CLK1 блока 9 управления, вторым тактовым выходом CLK2 которого является выход элемента 26 задержки, вход которого соединен с выходом делителя 19 частоты, выход которого является первым адресным выходом А1 блока 9, третьим тактовым выходом CLK3 которого является выход элемента 28 задержки, вход которого соединен с выходом элемента 27 задержки, обнуляющие входы триггера 18, счетчиков 20, 21 объединены с первым входом элемента ИЛИ 24 и служат обнуляющим входом RST блока 9 управления, выход переполнения счетчика 20 соединен с вторым входом элемента ИЛИ 24 и представляет собой запускающий выход СO1 блока 9, вторым адресным выходом А2 которого является информационный выход счетчика 21, выход элемента ИЛИ 24 соединен с обнуляющим входом триггера 17.

Временные диаграммы по фиг.5 содержат тактовые импульсы CLK (фиг.5а) на выходе генератора 22, логический уровень (фиг.5б) на D-входе триггера 18, адресные импульсы А1 (фиг.5в) на первом адресном выходе блока 9; тактовые импульсы CLK1 (фиг.5г) на первом тактовом выходе блока 9; тактовые импульсы CLK2 (фиг.5д) на втором тактовом выходе блока 9; тактовые импульсы “+1” (фиг.5е) на суммирующем входе счетчика 21; тактовые импульсы CLK3 (фиг.5ж) на третьем тактовом выходе блока 9; текущий адресный код А2 (фиг.5з) на втором адресном выходе блока 9.

Заявляемый корреляционный измеритель времени задержки служит для обработки центрированных, стационарных и эргодичных случайных процессов x(t) y(t). В основе функционирования измерителя лежит метод измерения функции корреляции некоррелированными парными выборками. Временной сдвиг между сигналами x(t) и y(t) определяют по положению пика взаимокорреляционной функции R(), ординаты которой вычисляются следующим образом.

Значение процесса x(t) в момент времени ti, то есть x(ti) (фиг.1), который предполагается опережающим, последовательно К раз умножают на отсчеты второго сигнала y(ti+kt)(k=1,2...,K) появляющиеся с интервалом t. После первого (или i-ого) цикла вычисления К произведений x(ti) y(ti+kt) к полученным значениям прибавляют результаты перемножения следующего отсчета x(ti+1) на очередные К отсчетов процесса y(ti+1+kt). И так в течение всего интервала наблюдения, к концу которого будет накоплено К сумм вида

где (I+1) - число отсчетов сигнала x(ti) в течение интервала наблюдения. Произведение kt определяет величину искусственно вносимого временного сдвига, необходимого для вычисления ординат взаимокорреляционной функции R(). Максимальное значение указанного сдвига зависит от максимально возможной относительной задержки max между сигналами x(t) и у(t) и выбирается из условия

Кtmax

При этом нижняя граница диапазона измерений составляет t. Таким образом, при постоянном периоде дискретизации t задается необходимое количество отсчетов задержанного сигнала у(t) в течение одного цикла вычислений. Что же касается сигнала x(t), то он дискретизируется по времени в зависимости от величины k:

Несложно видеть, что при i=0 t0=0, при i=1 ti=(К+1)t, при i=2 t2=2(K+1)t и т.д. То есть сигнал x(t) дискретизируется с частотой, в (К+1) раз меньшей частоты дискретизации у(t).

Из равенства (2) видна зависимость периода взятия отсчетов сигнала x(t) от параметра К, задающего длину цикла, объем выборки в пределах цикла и зависящего, в свою очередь, от максимально возможной задержки max, подлежащей измерению. Физически уменьшение частоты дискретизации сигнала x(t) с увеличением значения К объясняется необходимостью более длительного ожидания “прихода” сильно коррелированного отсчета процесса y(t), задержанного относительно x(t). Следовательно, при назначенном количестве отсчетов i=I время наблюдения Т будет зависеть от диапазона измерений устройства и определяется по формуле

Запуск корреляционного измерителя (фиг.2) производится путем подачи на вход СО запускающего импульса, после чего блок 9 управления начинает подачу тактовых импульсов CLK 1, CLK 2 и CLK 3 на тактовые входы АЦП 2, буферного регистра 4 и накапливающих сумматоров 7 соответственно. В первоначальный момент времени ti, например в момент t0, на вход регистра 4 поступает отсчет сигнала x(t), то есть x(t0). Это задается подачей логической единицы на адресные входы мультиплексора 1 и демультиплексора 3, первый из которых коммутирует на вход АЦП 2 сигнал x(t), а второй направляет отсчет x(t0) на вход буферного регистра 4. Далее на адресные входы мультиплексора 1 и демультиплексора 3 с блока 9 управления подается команда (низкий логический уровень), переключающая эти узлы в другой возможный режим коммутации, а именно на вход АЦП 2 коммутируется уже сигнал y(t), а с выхода АЦП 2 сигнал направляется через демультиплексор 3 на второй вход перемножителя 5, на первом входе которого уже присутствует отсчет x(t0). Поскольку тактирование АЦП 2 происходит с интервалом t, то, следовательно, на выходе АЦП 2 имеем выборку y(t0+t) Таким образом, моменту времени t0+t соответствует появление на выходе перемножителя 5 произведения x(t0)y(t0+t), которое через демультиплексор 6 направляется на информационный вход накапливающего сумматора 7-1. АЦП 2 оцифровывает значения сигнала y(t) в течение цикла К раз и, следовательно, на выходе перемножителя 5 в течение цикла формируется К произведений вида

X(t0)y(t0+kt), k=1,2,...К.

Каждое из указанных произведений направляется в соответствующий канальный накапливающий сумматор из группы 7 по правилу: k-e произведение в k-й сумматор. Коммутирует результаты перемножений выборок демультиплексор 6, управляемый адресным кодом, поступающим с выхода А2 блока 9 управления. По окончании цикла, после последнего (k+1)-ого тактового импульса цикла на адресных входах мультиплексора 1 и демультиплексора 3 вновь устанавливаются уровни логических единиц, в результате чего на вход АЦП 2 подается сигнал x(t), а с выхода АЦП 2 очередной отсчет x(ti+1), в нашем примере x(t1) на вход буферного регистра 4, где он хранится в течение всего цикла вычислений. Так же, как и в предыдущем цикле, в настоящем цикле происходит формирование отсчетов y(ti+kt), в нашем примере y(t1+kt), которые после умножения на x(t1) распределяются по сумматорам группы 7, в каждом из которых происходит суммирование с находящимся там ранее полученным результатом.

После (I+1)-го цикла вычислений на выходах сумматоров группы 7 будут сформированы суммы вида (1), которые отличаются от ординат взаимо корреляционной функции R() на постоянный коэффициент 1/(I+1), выполняющий функцию усреднения. Учитывая, что все суммы вида (1) отличаются на один и тот же коэффициент, то для поиска наибольшей суммы из k полученных умножать их на коэффициент 1/(I+1) нет необходимости. Таким образом, блок 8 поиска экстремума осуществляет поиск наибольшей суммы вида (1), по которой и выносится решение о положении ординаты взаимокорреляционной функции R() с наибольшим значением, то есть определяющей положение пика функции R(). Конечный же результат, искомое время задержки, оценка * вычисляется с дискретом t по формуле:

*(k, t)=k t,

где k - порядковый номер канального сумматора группы 7, в котором получено наибольшее значение суммы вида (1).

В основе блока 9 поиска экстремума (фиг.3) лежит линейка цифровых компараторов 10, подключенных к шифратору 11. На объединенные первые входы (правые по схеме) компараторов 10 поступает код порогового уровня, задаваемый счетчиком 12, а на второй вход каждого из компараторов двоичный код k-й суммы вида (1).

Так как перед началом измерений устройство (фиг.2) обнуляют и поскольку вход загрузки L счетчика 12 объединен с обнуляющим входом, то, следовательно, в счетчик 12 записывается начальный код - число 2m - 1, где m - число выходных разрядов сумматора из группы 7, определяющее максимально возможную накопленную сумму на выходе сумматора. По импульсу запуска СO1, который поступает на S-вход триггера 13, счетчик 12 включается в режим вычитания - потактного уменьшения кода числа 2m - 1 на единицу младшего разряда. Операнды, зафиксированные на выходах канальных сумматоров 7, сравниваются с задаваемым счетчиком 12 уровнем и при наступлении первого же по времени равенства на выходе соответствующего компаратора появляется высокий логический уровень, который, передаваясь по логической цепочке шифратор 11 - инвертор 16 - элемент ЗИ 15, останавливает счетчик 12. При этом на выходе шифратора 11 фиксируется двоичный код порядкового номера канала, в котором накоплена наибольшая сумма вида (1).

Относительно шифратора 11 заметим, что в его качестве может быть использована микросхема 555 ИВ1 (выход возбуждения G - вывод №14), которая включается в рассматриваемый блок с учетом того, что входы и выходы у нее инвертирующие.

Рассмотрим принцип формирования управляющих сигналов на примере исполнения блока 9 управления по фиг.4.

Перед началом запуска последовательную логику блока 9 обнуляют, переводя его таким образом в режим ожидания запускающего импульса.

С появлением импульса запуска СО, поступающего на S-вход триггера 17, на выходе триггера 18 синхронно с положительным фронтом очередного тактового импульса (фиг.5а) устанавливается высокий логический уровень, разрешающий прохождение тактовых импульсов на входы делителя 19 частоты и счетчиков 20, 21. Так как согласно алгоритму измерений в буферный регистр 4 в начале цикла заносится отсчет сигнала x(t), то для формирования адресного сигнала, направляющего сигнал x(t), используется первый импульс с выхода делителя 19 (фиг.5в). В течение действия вершины указанного импульса адресные входы мультиплексора 1 и демультиплексора 2 находятся под воздействием высокого логического уровня, обеспечивающего коммутацию на вход регистра 4 сигнала x(t1). Информация в указанный регистр заносится по переднему фронту нулевого тактового импульса CLK2 (фиг.5д). После окончания действия адресного импульса мультиплексор 1 и демультиплексор 2 переходят в режим коммутации сигнала y(t), дискретизируемого в такт с импульсами последовательности CLK1 (фиг.5г). В нашем примере положим k=3, тогда каждый цикл будет состоять из четырех (k+1) тактовых импульсов (фиг.5г), три последних из которых и используются для взятия отсчетов сигнала y(t). Одновременно тактовые импульсы с выхода элемента 2И 23 поступают на счетный вход счетчика 21 (фиг.5е), который выполняет функции адресного и управляет коммутацией в демультиплексоре 6. В связи с особенностями формирования адресного кода (фиг.5з) при использовании демультиплексора с традиционной последовательной адресацией необходимо к первому каналу (сумматору 7-1) подключать выход демультиплексора, активизируемый по адресу, соответствующему двоичному коду числа “2”, ко второму каналу (сумматору 7-2) - выход, соответствующий двоичному коду числа “3” и т.д. по возрастающей, а последний канал, в нашем случае третий, должен соответствовать адресному коду нуля. В итоге перебор каналов с полезной информацией в самом демультиплексоре будет начинаться со второго, а заканчиваться нулевым. Адрес, по которому вызывается первый выходной канал демультиплексора, не используется, так как согласно последовательности выполнения операций перемножения отсчетов в циклах в этот тактовый интервал (нулевой тактовый интервал) происходит лишь подготовка множителя для вычислений в течение цикла.

Отсчет длительности интервала наблюдения Т с дискретом t ведется счетчиком 20, коэффициент пересчета которого выбирается таким образом, чтобы с окончанием интервала наблюдения начал формироваться импульс переполнения, являющийся обнуляющим для триггера 17 и запускающим для блока 8 поиска экстремума.

Временные сдвиги, вносимые элементами 25, 26, 27, 28 задержки, обеспечивают устойчивое однозначное функционирование измерителя за счет смещения во времени моментов обновления информации и моментов ее фиксации. При реализации измерителя в схемотехнологическом базисе ТТЛШ время задержки элементов 25, 26, 27 и 28 подбирают таким образом, чтобы выполнялись условия (фиг 5 в, г, д, е, ж): время задержки последовательности CLK1 относительно А1 должно составлять (40-50) нс, последовательности CLK2 относительно CLK1 1,5tnp(tпр - время преобразования АЦП 2), последовательности “+1” относительно CLK2 1,5t+40 нс (tум - время умножения в перемножителе 5), последовательности CLK3 относительно “+1” 1,5tсум+40 нc (tсум - время суммирования в сумматоре группы 7).

Информация в измерителе может представляться как в последовательном, так и в параллельном кодах. В этой связи следует оговорить, что если данные с выхода АЦП 2 поступают в параллельном коде и далее код преобразовываться в последовательный не будет, то показанные на схеме (фиг.2) сигнальные связи в цепи АЦП 2 - демультиплексор 3 - регистр 4 - перемножитель 5 - демультиплексор 6 - группа сумматоров 7 - блок 8 должны быть реализованы в виде многоразрядных шин (на схеме по фиг.2 связи показаны условно в виде однолинейных цепей без указания разрядности). Аналогично при представлении данных в блоках 8 и 9 в параллельном коде связи счетчика 12 с компараторами 10, а также счетчика 21 с демультиплексером 6 также должны быть выполнены в виде многоразрядных шин.

Формула изобретения

1. Корреляционный измеритель временных сдвигов, содержащий аналого-цифровой преобразователь, регистр, перемножитель и группу k накапливающих сумматоров, выход регистра соединен с первым входом перемножителя, отличающийся тем, что в него введены мультиплексор, два демультиплексора, блок поиска экстремума и блок управления, выход мультиплексора подключен к информационному входу аналого-цифрового преобразователя, выход которого подключен к информационному входу первого демультиплексора, первый выход которого соединен с информационным входом регистра, второй вход перемножителя соединен с вторым выходом первого демультиплексора, выход перемножителя соединен с информационным входом второго демультиплексора, k выходов которого соединены с информационными входами соответствующих k накапливающих сумматоров, выходы которых соединены с соответствующими k информационными входами блока поиска экстремума, выход которого является выходом измерителя и предназначен для фиксации двоичного кода порядкового номера канала, в котором накоплена наибольшая сумма, информационными входами измерителя являются соответственно первый и второй информационный входы мультиплексора, адресный вход которого объединен с адресным входом первого демультиплексора и подключен к первому адресному выходу блока управления, второй адресный выход которого соединен с адресным входом второго демультиплексора, первый, второй и третий тактовые выходы блока управления соединены с тактовыми входами аналого-цифрового преобразователя, регистра и накапливающих сумматоров соответственно, входы обнуления накапливающих сумматоров объединены с обнуляющим входом блока поиска экстремума и подключены к обнуляющему выходу блока управления, управляющий выход которого соединен с запускающим входом блока поиска экстремума, входами запуска и обнуления корреляционного измерителя являются соответствующие входы блока управления.

2. Корреляционный измеритель временных сдвигов по п.1, отличающийся тем, что блок поиска экстремума содержит группу k компараторов, шифратор, счетчик, триггер, генератор тактовых импульсов, элемент И, инвертор, причем первые входы компараторов являются информационными входами блока поиска экстремума, вторые входы компараторов объединены и подключены к информационному выходу счетчика, вход загрузки которого объединен с обнуляющим входом триггера и представляет собой обнуляющий вход блока, запускающим входом которого является вход установки в единицу триггера, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом инвертора, вход которого подключен к выходу возбуждения шифратора, третий вход элемента И соединен с выходом генератора тактовых импульсов, выход элемента И подключен к вычитающему выходу счетчика, вход данных которого служит для первоначальной загрузки исходного кода, компараторы подключены к шифратору, на выходе которого фиксируется двоичный код порядкового номера канала, в котором накоплена наибольшая сумма.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5