Селектор импульсной последовательности

Селектор импульсной последовательности

Реферат

 

Изобретение относится к импульсной технике для выделения импульсов (ИМ) по длительности и амплитуде. Технический результат заключается в селектировании как периодических, так и случайных ИМ. Селектор импульсной последовательности содержит формирователь ИМ (ФИ) 1, блоки задержки (БЗ) 2, 4, 5 и 10, ключ (К) 11, элемент И (И) 3, сумматоры (С) 6, 12, многоуровневые амплитудные селекторы (АС) 7, 13, коммутаторы (KM) 8, 14, переключатель (П) 15, триггер (ТГ) 9. Первый выход ФИ 1, на котором формируются ИМ постоянной длительности в моменты переднего фронта входных ИМ, соединен с БЗ 2, 4, а второй выход ФИ 1, на котором формируются ИМ в моменты заднего фронта входных ИМ, соединен с первым входом И 3, выход которого соединен с С 6. БЗ 10 подключен ко второму входу ТГ 9, сигнал с которого управляет К 11. Выходы С 6, 12 через АС 7, 13 и КМ 8 и 14 соединены с П 15, выход которого соединен с первым входом ТГ 9. БЗ 2 соединен со вторым входом И 3, а выход БЗ 4 соединен с третьим входом И 3 и со вторым входом С 6. 2 ил.

Предлагаемый селектор относится к импульсной технике и может быть использован в устройствах анализа для выделения импульсов с заданными параметрами по длительности и амплитуде.

Известны селекторы импульсов, основанные на их временных параметрах и амплитуде (см., например, патент США № 3922676, авторские свидетельства №№ 894851, 1239852, 1396268, 1624676, патенты №№ 2173935, 2168854 и др.), а также селекторы, описанные во 2 и 3 главах книги О.Н.Тимахова, В.К.Любченко "Селекторы импульсов". М.: Сов. Радио, 1966.

Из известных селекторов наиболее близким к предлагаемому является селектор по патенту № 2173935 по М. кл. 7 Н 03 К 5/19 с приоритетом от 18.04.2000г., который и выбран в качестве прототипа.

Этот селектор позволяет селектировать только регулярные импульсные последовательности по трем параметрам, а именно по амплитуде, по длительности импульсов и их периоду повторения.

Недостатком этого устройства является то, что оно не позволяет селектировать импульсы с заданными параметрами по длительности и амплитуде, появляющиеся в случайные моменты времени.

Задачей изобретения является расширение функциональных возможностей селектора, связанных с его возможностью селектировать как периодические импульсы с заданной амплитудой и длительностью, так и появляющиеся в случайные моменты времени.

Поставленная задача решается тем, что в селектор импульсной последовательности, содержащий входной формирователь импульсов, вход которого соединен с входной шиной и с входом третьего блока задержки, выход которого через ключ соединен с выходной шиной, первый выход входного формирователя импульсов, на котором формируются импульсы постоянной длительности, пропорциональные амплитуде входных импульсов в моменты, соответствующие передним фронтам входных импульсов, соединен с входами первого и второго блоков задержки, а второй выход входного формирователя импульсов, на котором формируются аналогичные импульсы в моменты, соответствующие задним фронтам входных импульсов, соединен с первым входом элемента И, выход которого соединен с первым входом первого сумматора, четвертый блок задержки подключен к второму входу триггера, выход которого соединен с управляющим входом ключа, выход первого сумматора через первый многоуровневый амплитудный селектор соединен с входом первого коммутатора, выход первого блока задержки соединен с вторым входом элемента И, а выход второго блока задержки соединен с третьим входом элемента И и с вторым входом первого сумматора, дополнительно введены последовательно соединенные второй сумматор, второй многоуровневый амплитудный селектор и второй коммутатор, причем первый вход второго сумматора соединен с вторым выходом входного формирователя импульсов, второй вход - с выходом первого блока задержки и входом четвертого блока задержки, а также переключатель, первый вход которого соединен с выходом первого коммутатора, второй вход - с выходом второго коммутатора, а выход переключателя соединен с первым входом триггера.

Структурная схема предлагаемого селектора представлена на фиг.1, а временные диаграммы, поясняющие принцип его работы, показаны на фиг.2.

Селектор импульсной последовательности содержит входной формирователь импульсов 1, вход которого соединен с входной шиной и с входом третьего 5 блока задержки, выход которого через ключ 11 соединен с выходной шиной селектора. Первый выход входного формирователя 1, на котором формируются импульсы постоянной длительности, пропорциональные амплитуде входных импульсов в моменты, соответствующие передним фронтам входных импульсов, соединен с входами первого 2 и второго 4 блоков задержки. Второй выход входного формирователя 1, на котором формируются аналогичные импульсы в моменты, соответствующие задним фронтам входных импульсов, соединен с первым входом элемента И 3 и с первым входом второго сумматора 12. Выход первого 2 блока задержки соединен с вторым входом элемента И 3, с вторым входом второго сумматора 12 и с входом четвертого 10 блока задержки. Выход второго 4 блока задержки соединен с третьим входом элемента И 3 и с вторым входом первого сумматора 6, первый вход которого соединен с выходом элемента И 3. Выход четвертого 10 блока задержки соединен с вторым входом триггера 9. Выход первого сумматора 6 через последовательно соединенные первый многоуровневый амплитудный селектор 7 и коммутатор 8 подключен к первому входу переключателя 15. Выход второго сумматора 12 через последовательно соединенные второй многоуровневый амплитудный селектор 13 второй коммутатор 14 соединен с вторым входом переключателя 15, выход которого соединен с первым входом триггера 9, выход которого соединен с управляющим входом ключа 11.

Предлагаемый селектор работает следующим образом. Входная импульсная последовательность (фиг.2а), в составе которой наряду с другими импульсами находятся как периодические, так и случайные импульсы с заданными параметрами по длительности и амплитуде (на фиг.2 они подкрашены разными оттенками), подается на входной формирователь 1 и на вход третьего 5 блока задержки. На первом выходе входного формирователя 1 формируются импульсы постоянной длительности, пропорциональные амплитуде входных импульсов и соответствующие их передним фронтам (фиг.2б), а на втором выходе - аналогичные импульсы, соответствующие задним фронтам входных импульсов (фиг.2в), которые подаются на первый вход второго сумматора 12 и первый вход элемента И 3. Импульсы с первого выхода входного формирователя 1 задерживаются в первом 2 блоке задержки на время, равное заданной длительности t_и (фиг.2г), и подаются на второй вход второго сумматора 12 и на второй вход элемента И 3. Импульсы с первого выхода входного формирователя 1, задержанные вторым 4 блоком задержки на время, равное сумме периода периодической последовательности и заданной длительности импульса, подаются на третий вход элемента И 3 и второй вход первого сумматора 6 (фиг.2м). На выходе сумматора 12 появятся импульсы (фиг.2д), в которых заложена информация об амплитудах и длительностях входной последовательности. С выхода сумматора 12 импульсы подаются на многоуровневый амплитудный селектор 13, где в зависимости от суммарной амплитуды входных импульсов распределяются по его уровням (фиг.2е). Каждый канал многоуровневого амплитудного селектора 13 пропускает на свой выход импульс только тогда, когда амплитуда суммарного напряжения U заключена в некотором интервале U_min<U, характеризующих данный уровень (канал). Коммутатор 14 позволяет подключиться к любому каналу многоуровневого амплитудного селектора 13. При наличии напряжения, например, на k-том уровне (фиг.2е) многоуровневого амплитудного селектора 13 эти импульсы поступают на коммутатор (фиг.2ж). Если переключатель 15 подсоединен к выходу коммутатора 14, то импульсы (фиг.2ж) подаются на первый вход триггера 9, передним фронтом устанавливая его в единичное состояние. В нулевое состояние триггер 9 устанавливается импульсами с выхода четвертого 10 блока задержки, задержанными относительно импульсов на выходе первого 4 блока задержки на время заданной длительности импульса t_и (фиг.2з). На выходе триггера 9 появятся импульсы (фиг.2и), задержанные относительно входной последовательности на время t_и. Импульсы с выхода триггера 9 поступают на управляющий вход ключа 11, на другой вход которого подается входная последовательность импульсов, задержанная на время, равное заданной длительности t_и.(фиг.2к). На выход ключа 11 пройдут только импульсы с заданными длительностью t_и и амплитудой U_и (фиг.2л). Среди этих импульсов есть как периодические импульсы, так и импульсы, появляющиеся в случайные моменты времени. Если установить другое время задержки блоков задержки и коммутатор подключить к другому каналу многоуровневого амплитудного селектора, то можно выделить импульсы с другой заданной длительностью и амплитудой.

Если переключатель 15 подключить к выходу коммутатора 8, то работа селектора происходит следующим образом. Импульсы с первого выхода входного формирователя 1, задержанные вторым 4 блоком задержки на время, равное сумме периода периодической последовательности и заданной длительности импульса, подаются на третий вход элемента И 3 и второй вход первого сумматора 6 (фиг.2м). На выходе элемента И 3 импульсы появятся только в тот момент, когда на всех его входах одновременно будут сигналы (фиг.2н). Эти импульсы несут в себе информацию о параметрах импульсной последовательности, в частности о длительности импульсов и их периоде следования. В первом сумматоре 6 эти импульсы складываются с импульсами с выхода второго 4 блока задержки, в которых заложена информация об амплитудах импульсов селектируемой последовательности (фиг.2о). С выхода сумматора 6 импульсы подаются на многоуровневый амплитудный селектор 7, распределяясь по его каналам. Предположим, что полезный сигнал попал в j-канал многоуровневого амплитудного селектора 7 (фиг.2п). При подключении коммутатора 8 к j-тому каналу многоуровневого амплитудного селектора импульсы с этого канала через переключатель 15 поступают на первый вход триггера 9, устанавливая его в единичное состояние. В нулевое состояние триггер устанавливается импульсами с выхода четвертого 10 блока задержки (фиг.2к). Импульсы с выхода триггера 9 (фиг.2р) подаются на управляющий вход ключа 11, на другой вход этого ключа подаются импульсы (фиг.2к). В результате этого на выход селектора пройдут только импульсы регулярной импульсной последовательности (фиг.2с).

Таким образом, использование в предлагаемом селекторе новых элементов и связей позволяет из любой последовательности импульсов выделить как регулярные импульсы с заданными параметрами по длительности и амплитуде, так и появляющиеся в случайные моменты времени.

Формула изобретения

Селектор импульсной последовательности, содержащий входной формирователь импульсов, вход которого соединен с входной шиной и с входом третьего блока задержки, выход которого через ключ соединен с выходной шиной, первый выход входного формирователя импульсов, на котором формируются импульсы постоянной длительности, пропорциональные амплитуде входных импульсов в моменты, соответствующие передним фронтам входных импульсов, соединен с входами первого и второго блоков задержки, а второй выход входного формирователя импульсов, на котором формируются аналогичные импульсы в моменты, соответствующие задним фронтам входных импульсов, соединен с первым входом элемента И, выход которого соединен с первым входом первого сумматора, четвертый блок задержки подключен ко второму входу триггера, выход которого соединен с управляющим входом ключа, выход первого сумматора через первый многоуровневый амплитудный селектор соединен с входом первого коммутатора, выход первого блока задержки соединен со вторым входом элемента И, а выход второго блока задержки соединен с третьим входом элемента И и со вторым входом первого сумматора, отличающийся тем, что в него дополнительно введены последовательно соединенные второй сумматор, второй многоуровневый амплитудный селектор и второй коммутатор, причем первый вход второго сумматора соединен со вторым выходом входного формирователя импульсов, второй вход - с выходом первого блока задержки и с входом четвертого блока задержки, а также переключатель, первый вход которого соединен с выходом первого коммутатора, второй вход - с выходом второго коммутатора, а выход переключателя соединен с первым входом триггера.

РИСУНКИ

Рисунок 1, Рисунок 2