Селектор импульсной последовательности

Реферат

 

Изобретение относится к импульсной технике для выделения импульсов (ИМ) по длительности и амплитуде. Технический результат заключается в селектировании как периодических, так и случайных ИМ. Селектор импульсной последовательности содержит формирователь ИМ (ФИ) (1), блоки задержки (БЗ) (2, 4, 5 и 10), ключи (К) (11, 16), элемент И (И) (3), сумматоры (С) (6, 12), многоуровневые амплитудные селекторы (АС) (7, 13), коммутаторы (KM) (8, 14), переключатель (П) (15), триггеры (ТГ) (9, 15), вычитающее устройство (17), соединенное с выходами К (11 и 16). Первый выход ФИ (1), на котором формируются ИМ в моменты переднего фронта входных ИМ, соединен с БЗ (2,4), а второй выход ФИ (1), на котором формируются ИМ в моменты заднего фронта входных ИМ, соединен с первым входом И (3), выход которого соединен с С (6). БЗ (10) подключен ко вторым входам ТГ (9, 15), сигналы с которого управляют К (11 и 16). Выходы С (6, 12) через АС (7, 13), которые соединены с KM (8 и 14), выходы которых соединены с первыми входами ТГ (9, 15). БЗ (2) соединен со вторым входом И (3), а выход БЗ (4) соединен с третьим входом И (3) и со вторым входом С (6). 2 ил.

Предлагаемый селектор относится к импульсной технике и может быть использован в устройствах анализа для выделения импульсов с заданными параметрами по длительности и амплитуде.

Известны селекторы импульсов, основанные на их временных параметрах и амплитуде (см., например, патент США № 3922676, авторские свидетельства №№ 894851, 1239852, 1396268, 1624676, патенты №№ 2173935, 2168854 и др.), а также селекторы, описанные во 2 и 3 главах книги О.Н.Тимахова, В.К.Любченко "Селекторы импульсов", изд. Сов. Радио, Москва, 1966 г.

Из известных селекторов наиболее близким к предлагаемому является селектор по патенту № 2173935 по М. кл. 7 Н 03 К 5/19 с приоритетом от 18.04.2000 г., который и выбран в качестве прототипа.

Этот селектор позволяет селектировать только регулярные импульсные последовательности по трем параметрам, а именно по амплитуде, по длительности импульсов и их периоду повторения.

Недостатком этого устройства является то, что оно не позволяет селектировать импульсы с заданными параметрами по длительности и амплитуде, появляющиеся в случайные моменты времени.

Задачей изобретения является расширение функциональных возможностей селектора, связанных с его возможностью одновременно селектировать как периодические импульсы с заданной амплитудой и длительностью, так и появляющиеся в случайные моменты времени.

Поставленная задача решается тем, что в селектор импульсной последовательности, содержащий входной формирователь импульсов, вход которого соединен с входной шиной и с входом третьего блока задержки, выход которого через первый ключ соединен с выходной шиной, являющейся первым выходом селектора, первый выход входного формирователя импульсов, на котором формируются импульсы постоянной длительности, пропорциональные амплитуде входных импульсов в моменты, соответствующие передним фронтам входных импульсов, соединен с входами первого и второго блоков задержки, выходы которых соединены соответственно с вторым и третьим входами элемента И, а второй выход входного формирователя импульсов, на котором формируются аналогичные импульсы в моменты, соответствующие задним фронтам входных импульсов, соединен с первым входом элемента И, выход которого соединен с первым входом первого сумматора, второй вход которого соединен с выходом второго блока задержки, выход первого сумматора соединен с входом первого многоуровневого амплитудного селектора, последовательно соединенного с входом первого коммутатора, выход которого соединен с первым входом первого триггера, второй вход которого соединен с выходом четвертого блока задержки, а выход первого триггера соединен с управляющим входом первого ключа, отличающийся тем, что в него дополнительно введены последовательно соединенные вторые сумматор, многоуровневый амплитудный селектор и коммутатор, второй триггер, второй ключ и вычитающее устройство, причем выход второго коммутатора соединен с первым входом второго триггера, второй вход которого соединен с выходом четвертого блока задержки, вход которого соединен с выходом первого блока задержки, выход второго триггера соединен с управляющим входом второго ключа, вход которого соединен с выходом третьего блока задержки, а выход второго ключа является вторым выходом селектора, при этом первый и второй входы вычитающего устройства соединены соответственно с выходами первого и второго ключей, а выход вычитающего устройства является третьим выходом селектора.

Структурная схема предлагаемого селектора представлена на фиг.1, а временные диаграммы, поясняющие принцип его работы, показаны на фиг.2.

Селектор импульсной последовательности содержит входной формирователь импульсов 1, вход которого соединен с входной шиной и с входом третьего блока 5 задержки, выход которого через первый ключ 11 соединен с выходной шиной селектора, играющей роль первого выхода селектора. Первый выход входного формирователя 1, на котором формируются импульсы постоянной длительности, пропорциональные амплитуде входных импульсов в моменты, соответствующие передним фронтам входных импульсов, соединен с входами первого 2 и второго 4 блоков задержки, выходы которых соединены соответственно с вторым и третьим входами элемента И 3. Второй выход входного формирователя 1, на котором формируются аналогичные импульсы в моменты, соответствующие задним фронтам входных импульсов, соединен с первым входом элемента И 3 и с первым входом второго сумматора 12. Выход первого блока 2 задержки соединен с вторым входом второго сумматора 12 и с входом четвертого блока 10 задержки. Выход второго блока 4 задержки соединен с вторым входом первого сумматора 6, первый вход которого соединен с выходом элемента И 3. Выход четвертого блока 10 задержки соединен с вторыми входами первого 9 и второго 15 триггеров. Выход первого сумматора 6 через последовательно соединенные первые многоуровневый амплитудный селектор 7 и коммутатор 8 подключен к первому входу первого триггера 9 , выход которого соединен с управляющим входом первого ключа 11, выход которого является первым выходом селектора. Выход второго сумматора 12 через последовательно соединенные вторые многоуровневый амплитудный селектор 13 и коммутатор 14 соединен с первым входом второго триггера 15 , выход которого соединен с управляющим входом второго ключа 16, а выход этого ключа является вторым выходом селектора. Первый и второй входы вычитающего устройства 17 соединены соответственно с выходами первого 11 и второго 16 ключей, а выход вычитающего устройства является третьим выходом селектора. Выход третьего блока 5 задержки соединен с входом ключа 16.

Предлагаемый селектор работает следующим образом.

Входная импульсная последовательность (фиг.2а), в составе которой наряду с другими импульсами находятся как периодические, так и случайные импульсы с заданными параметрами по длительности и амплитуде (на фиг.2 они подкрашены разными оттенками), подается на входной формирователь 1 и на вход третьего 5 блока задержки. На первом выходе входного формирователя 1 формируются импульсы постоянной длительности, пропорциональные амплитуде входных импульсов и соответствующие их передним фронтам (фиг.2б), а на втором выходе - аналогичные импульсы, соответствующие задним фронтам входных импульсов (фиг.2в), которые подаются на первый вход второго сумматора 12 и первый вход элемента И 3. Импульсы с первого выхода входного формирователя 1 задерживаются в первом 2 блоке задержки на время, равное заданной длительности tи (фиг.2г) и подаются на второй вход второго сумматора 12, на второй вход элемента И 3 и на вход четвертого блока задержки 10, где задерживаются на время, равное заданной длительности импульса (фиг.2к). Импульсы с первого выхода входного формирователя 1, задержанные вторым 4 блоком задержки на время, равное сумме периода периодической последовательности и заданной длительности импульса, подаются на третий вход элемента И 3 и второй вход первого сумматора 6 (фиг.2д). На выходе элемента И 3 импульсы появятся только в тот момент, когда на всех его входах одновременно будут сигналы (фиг.2е). Эти импульсы несут в себе информацию о параметрах импульсной последовательности, в частности о длительности импульсов и их периоде следования. В первом сумматоре 6 эти импульсы складываются с импульсами с выхода второго блока 4 задержки (фиг.2г), в которых заложена информация об амплитудах импульсов селектируемой последовательности. С выхода сумматора 6 импульсы (фиг.2ж) подаются на первый многоуровневый амплитудный селектор 7, распределяясь по его каналам.

Предположим, что полезный сигнал попал в j-канал многоуровневого амплитудного селектора 7 (фиг.2з).При подключении первого коммутатора 8 к j-тому каналу многоуровневого амплитудного селектора импульсы с этого канала (фиг.2и) поступают на первый вход триггера 9, устанавливая его в единичное состояние. В нулевое состояние триггер устанавливается импульсами с выхода четвертого блока 10 задержки (фиг.2к). Импульсы с выхода триггера 9 (фиг.2л) подаются на управляющий вход ключа 11, на другой вход этого ключа подаются импульсы с выхода третьего 5 блока задержки (фиг.2м). В результате этого на выход первого ключа 11 (первый выход селектора) пройдут только импульсы регулярной импульсной последовательности (фиг.2н). На вход второго сумматора поступают импульсы (фиг.2в) и (фиг.2г), несущие информацию о длительности импульсов и их амплитудах. На выходе второго сумматора 12 появятся импульсы (фиг.2о), в которых заложена информация об амплитудах и длительностях входной последовательности. С выхода второго сумматора 12 импульсы подаются на второй многоуровневый амплитудный селектор 13, где в зависимости от суммарной амплитуды входных импульсов распределяются по его уровням (фиг.2п). Каждый канал многоуровневого амплитудного селектора 13 пропускает на свой выход импульс только тогда, когда амплитуда суммарного напряжения U заключена в некотором интервале Umin<U, характеризующих данный уровень (канал). Второй коммутатор 14 позволяет подключиться к любому каналу многоуровневого амплитудного селектора 13. При наличии напряжения, например, на k-том уровне (фиг.2п) многоуровневого амплитудного селектора 13 эти импульсы поступают на коммутатор 14 (фиг.2р) и с его выхода подаются на первый вход второго триггера 15, передним фронтом устанавливая его в единичное состояние. В нулевое состояние второй триггер 15 устанавливается импульсами с выхода четвертого блока 10 задержки, задержанными относительно импульсов на выходе первого блока 2 задержки на время заданной длительности импульса tи (фиг.2к). На выходе второго триггера 15 появятся импульсы (фиг.2с), задержанные относительно входной последовательности на время tи. Импульсы с выхода второго триггера 15 поступают на управляющий вход второго ключа 16, на другой вход которого подается входная последовательность импульсов, задержанная на время, равное заданной длительности tи. (фиг.2м). На выход второго ключа 16 (второй выход селектора) пройдут только импульсы с заданными длительностью tи и амплитудой Uи. (фиг.2т). Среди этих импульсов есть как периодические импульсы, так и импульсы, появляющиеся в случайные моменты времени. Если установить другое время задержки блоков задержки и коммутатор подключить к другому каналу многоуровневого амплитудного селектора, то можно выделить импульсы с другой заданной длительностью и амплитудой. На вычитающее устройство 17 подаются импульсы (фиг.2н) и (фиг.2м), в результате чего на его выходе (на третьем выходе селектора) появятся импульсы заданной амплитуды и длительности, возникающие в случайные моменты времени. Таким образом, использование в предлагаемом селекторе новых элементов и связей позволяет из любой последовательности импульсов выделить как регулярные импульсы с заданными параметрами по длительности и амплитуде, так и появляющиеся в случайные моменты времени.

Формула изобретения

Селектор импульсной последовательности, содержащий входной формирователь импульсов, вход которого соединен с входной шиной и с входом третьего блока задержки, выход которого через первый ключ соединен с первым выходом селектора, первый выход входного формирователя импульсов, на котором формируются импульсы постоянной длительности, пропорциональные амплитуде входных импульсов в моменты, соответствующие передним фронтам входных импульсов, соединен с входами первого и второго блоков задержки, выходы которых соединены соответственно с вторым и третьим входами элемента И, а второй выход входного формирователя импульсов, на котором формируются аналогичные импульсы в моменты, соответствующие задним фронтам входных импульсов, соединен с первым входом элемента И, выход которого соединен с первым входом первого сумматора, второй вход которого соединен с выходом второго блока задержки, выход первого сумматора соединен с входом первого многоуровневого амплитудного селектора, последовательно соединенного с первым коммутатором, выход которого соединен с первым входом первого триггера, второй вход которого соединен с выходом четвертого блока задержки, а выход первого триггера соединен с управляющим входом первого ключа, отличающийся тем, что в него дополнительно введены последовательно соединенные вторые сумматор, многоуровневый амплитудный селектор и коммутатор, второй триггер, второй ключ и вычитающее устройство, причем первый вход второго сумматора соединен с вторым выходом входного формирователя импульсов, второй вход - с выходом первого блока задержки и с входом четвертого блока задержки, выход второго коммутатора соединен с первым входом второго триггера, второй вход которого соединен с выходом четвертого блока задержки, выход второго триггера соединен с управляющим входом второго ключа, вход которого соединен с выходом третьего блока задержки, а выход второго ключа является вторым выходом селектора, первый и второй входы вычитающего устройства соединены соответственно с выходами первого и второго ключей, а выход вычитающего устройства является третьим выходом селектора.

РИСУНКИ

Рисунок 1, Рисунок 2