Интегральная схема дифференциального приемника сигналов с линии передач данных

Интегральная схема дифференциального приемника сигналов с линии передач данных

Реферат

 

Изобретение относится к радиотехнике. Технический результат заключается в стабилизации величины напряжения гистерезиса, увеличивая помехозащищенность приемника, его чувствительность и предельную скорость передачи информации. Сущность изобретения заключается в том, что в известное устройство компенсации, содержащее два входных делителя напряжений (ДН), основной предварительный усилитель (ОПУ), схему сдвига уровня (ССУ) и выходной каскад формирователя логических уровней транзисторно-транзисторной логики (ФЛУТТЛ), при этом выходы обоих входных делителей напряжения подключены к входам ОПУ, выход которого соединен с входом ССУ, выход схемы сдвига уровня подключен к входу ВК, а выход ФЛУТТЛ является выходом приемника, дополнительно вводят усилитель положительной обратной связи, входы которого подключены к входам ОПУ, а выходы его через выходные ДН соединены с входами ОПУ и образуют петлю положительной обратной связи. 1 ил.

Изобретение относится к области радиоэлектроники, предназначено для приема, усиления входных противофазных сигналов с последующим формированием цифровых сигналов и используется в схемах интерфейса (RS 422) для межприборного обмена информацией.

Известна интегральная схема дифференциального приемника сигналов с линии передач данных, содержащая два входных делителя напряжения, основной предварительный усилитель, схему сдвига уровней, схему формирования напряжения гистерезиса и выходной каскад формирователя логических уровней транзисторно-транзисторной логики (см. DATE BOOK 1992 г. INTERFASE LINE DRIVERS, разд. 2 стр. 75 и 81).

К недостатком такой схемы можно отнести наличие выходной емкости формирователя напряжения гистерезиса, которая вносится в тракт передачи сигналов и ограничивает скорость передачи информации, а также зависимость напряжения гистерезиса от температуры.

Известна схема приемника сигналов с линии передачи данных, содержащая два входных делителя напряжения, основной усилитель, схему сдвига уровней и выходной каскад формирователя логических уровней транзисторно-транзисторной логики. При этом выходы обоих входных делителей напряжения подключены к входам основного предварительного усилителя, выход которого соединен с входом схемы сдвига уровня. Выход схемы сдвига уровня подключен к входу выходного каскада формирователя логических уровней транзисторно-транзисторной логики. При этом выход названного формирователя является выходом приемника (см. DATE BOOK 1992 г. INTERFASE LINE DRIVERS, разд. 5, стр. 37 и 40). В этой интегральной схеме дифференциального приемника сигналов с линии передачи данных, являющейся наиболее близкой к предлагаемой, одним из основных параметров приемника является напряжение гистерезиса, которое определяет помехозащищенность схемы. Однако зависимость напряжения гистерезиса от температуры окружающей среды приводит к ухудшению помехозащищенности и чувствительности приемника. Кроме того, входная емкость делителя напряжения обратной положительной связи, которая вносится в тракт передачи сигналов, ограничивает скорость передачи информации.

Предлагаемым изобретением решается задача стабилизации величины напряжения гистерезиса и увеличения максимальной частоты передачи информации.

Для достижения этого технического результата в интегральную схему дифференциального приемника сигналов с линии передач данных, содержащую два входных делителя напряжения, основной предварительный усилитель, схему сдвига уровней и выходной каскад формирователя логических уровней транзисторно-транзисторной логики, при этом выходы обоих входных делителей напряжения подключены к входам основного предварительного усилителя, выход которого соединен с входом схемы сдвига уровня, выход схемы сдвига уровня подключен ко входу выходного каскада формирователя логических уровней транзисторно-транзисторной логики, а выход формирователя логических уровней транзисторно-транзисторной логики является выходом приемника, дополнительно вводят усилитель положительной обратной связи, входы которого подключены к входам основного предварительного усилителя, а выходы его через два выходных делителя напряжения соединены с входами основного предварительного усилителя и образуют петлю положительной обратной связи.

Признаки, отличающие предлагаемую интегральную схему дифференциального приемника сигналов с линии передач данных от наиболее близкой к ней известной схемы (см. DATE BOOK 1992 г. INTERFASE LINE DRIVERS, стр. 537-540), позволяют стабилизировать величину напряжения гистерезиса и увеличить максимальную частоту передачи информации разделением тракта информационных сигналов и тракта образования напряжения гистерезиса путем введения дополнительного усилителя положительной обратной связи, входы которого подключены к входам основного предварительного усилителя, а выходы его через делители напряжения соединены со входами основного предварительного усилителя. При этом питание дополнительного усилителя осуществляют от отдельного термостабилизированного источника опорного напряжения, что позволяет получить напряжение гистерезиса с любой точностью, не зависящей от температуры окружающей среды и напряжения питания.

На чертеже приведена принципиальная интегральная схема дифференциального приемника сигналов с линии передач данных, где 1 - схема сдвигового уровня, 2 - каскад, R₁R₂ и R₃R₄ - входные делители напряжения, K₁ - основной усилитель, К₂ - дополнительный усилитель.

Предлагаемое изобретение работает следующим образом.

Входной противофазный сигнал через входные делители напряжения R₂, R₁ и R₃, R₄ подается на входы основного усилителя K₁ и на входы дополнительного усилителя обратной положительной связи К₂. На выходе основного усилителя K₁ формируется напряжение, необходимое для переключения выходного каскада формирователя логических уровней транзисторно-транзисторной логики 2, которое через схему сдвига уровня 1 подается на вход каскада 2. Дополнительный усилитель обратной положительной связи К₂ имеет два устойчивых состояния из-за положительной обратной связи. Входной сигнал устанавливает дополнительный усилитель обратной положительной связи К₂ в одно из этих состояний, и дифференциальное выходное напряжение дополнительного усилителя обратной положительной связи К₂ через делители напряжения R_пос.1, R₂ и R_пос.2, R₄ подается на вход основного усилителя K₁, которое является напряжением гистерезиса. Это напряжение удерживает основной усилитель K₁, а следовательно, и выход приемника 2 в том состоянии, которое определялось входным сигналом после его окончания, не давая напряжению помех переключать основной усилитель K₁, если амплитуда помехи не превышает величины напряжения гистерезиса. Переключить приемник в другое логическое состояние может только входной сигнал, превышающий напряжение гистерезиса и другой полярности.

Предлагаемая интегральная схема приемника сигналов с линии передач данных позволяет в системах передачи и обмена информацией увеличивать помехозащищенность приемника, его чувствительность и предельную скорость передачи информации.

Формула изобретения

Интегральная схема дифференциального приемника сигналов с линии передач данных, содержащая два входных делителя напряжений, основной предварительный усилитель, схему сдвига уровня и выходной каскад формирователя логических уровней транзисторно-транзисторной логики, при этом выходы обоих входных делителей напряжения подключены к входам основного предварительного усилителя, выход которого соединен с входом схемы сдвига уровня, выход схемы сдвига уровня подключен к входу выходного каскада формирователя логических уровней транзисторно-транзисторной логики, а выход формирователя логических уровней транзисторно-транзисторной логики является выходом приемника, отличающаяся тем, что в нее дополнительно вводят усилитель положительной обратной связи, выходы которого подключены к входам основного предварительного усилителя, а выходы его через выходные делители напряжений соединены с входами основного предварительного усилителя и образуют петлю положительной обратной связи.

РИСУНКИ

Рисунок 1

NF4A Восстановление действия патента Российской Федерации на изобретение

Извещение опубликовано: 10.11.2006        БИ: 31/2006