Соединение микросхемы с подложкой

Соединение микросхемы с подложкой

Реферат

 

Изобретение относится к соединению микросхем с подложкой. Техническим результатом является создание такого соединения полупроводниковой микросхемы с подложкой, которое может быть изготовлено простым способом и в котором микросхема максимально хорошо защищена от отрицательных внешних воздействий, кроме того микросхема может быть точно позиционирована в предварительно определенном местоположении в материале подложки. Указанный результат достигается за счет того, что микросхема запрессована в тонкий материал подложки таким образом, что она размещена в выемке в материале подложки. Выемка накрыта двумя защитными накладками, которые накрывают микросхему и часть материала подложки, причем подложка выполнена из бумаги и/или синтетической пленки. 8 з.п.ф-лы, 6 ил.

Изобретение относится к соединению микросхемы с подложкой, в котором полупроводниковая микросхема встроена в тонкий материал подложки. В качестве материала подложки может использоваться, например, бумага или тонкие пленки из синтетического материала.

Известны, например, соединения микросхемы с подложкой, в которых тонкие полупроводниковые микросхемы в процессе их изготовления заделываются в бумагу. Однако подобные соединения имеют ряд недостатков. С одной стороны, изготовление таких соединений возможно только самим изготовителем материала подложки, в данном случае тем, кто производит бумагу. С другой стороны, полупроводниковая микросхема в таких соединениях плохо защищена от внешних воздействий.

Чтобы иметь возможность заделывания в бумагу или иной подобный материал подложки, полупроводниковая микросхема должна быть очень тонкой. Следствием этого является непрочность микросхемы. Кроме того, окружающий полупроводниковую микросхему материал подложки не обеспечивает надлежащую защиту от воздействий извне, в частности механических, химических, температурных или электрических воздействий.

Еще один недостаток состоит в том, что полупроводниковую микросхему в материале подложки весьма трудно позиционировать с высокой точностью.

Задачей изобретения является создание соединения полупроводниковой микросхемы с подложкой, которое может быть изготовлено простым способом и независимо от места изготовления материала подложки и в котором полупроводниковая микросхема максимально хорошо защищена от отрицательных внешних влияний и, кроме того, может быть точно позиционирована в предварительно определенном местоположении в материале подложки.

Решение этой задачи обеспечено выполнением соединения микросхемы с подложкой в соответствии с пунктом 1 формулы изобретения. Предпочтительные варианты осуществления соединения описаны в зависимых пунктах формулы изобретения.

В соответствующем изобретению соединении микросхемы с подложкой полупроводниковая микросхема заделана в тонкий материал подложки таким образом, что полупроводниковая микросхема размещена в выемке, которая проходит через всю толщину материала подложки. Выемка по меньшей мере на одной из сторон материала подложки накрыта защитной накладкой. Краевые участки этой защитной накладки закреплены на материале носителя. Размещенная в выемке материала подложки полупроводниковая микросхема также закреплена на защитной накладке.

В предпочтительном варианте, защитные накладки закреплены по обе стороны от полупроводниковой микросхемы. Закрепление защитных накладок и/или полупроводниковой микросхемы целесообразно производить с помощью клея. Особенно предпочтительным является использование самоклеющихся защитных накладок, которые можно также определить как клеевые “заплатки”.

Соответствующая изобретению конфигурация полупроводниковой микросхемы в материале подложки имеет, с одной стороны, то преимущество, что полупроводниковая микросхема может позиционироваться с высокой точностью, так как выемка в материале подложки может изготавливаться с высокой точностью.

Целесообразным является такое выполнение, когда выемка лишь в минимальной степени больше, чем площадь основания вводимой в нее полупроводниковой микросхемы, так что последняя после ее установки размещается в желательной позиции по отношению к подложке.

Еще одно преимущество состоит, с другой стороны, в том, что полупроводниковая микросхема может быть толще, чем в случае микросхемы, которая заделывалась в бумажную подложку в процессе изготовления бумаги. Так, например, можно нанести на микросхему более толстый пассивирующий слой, который лучше защищает полупроводниковую микросхему от химических или механических воздействий извне, так как выемка в материале носителя обеспечивает возможность размещения в ней микросхемы с большей толщиной.

Защита от механических или химических влияний может дополнительно быть улучшена за счет того, что для выполнения защитных накладок выбираются подходящие материалы. Выбор может осуществляться таким образом, чтобы защитные накладки увеличивали жесткость того участка соединения микросхемы с подложкой, на котором находится микросхема, и тем самым дополнительно защищали микросхему от разрушения. Кроме того, можно изготавливать защитные накладки из максимально непроницаемого материала. Таким путем можно существенно снизить влияние химических веществ на полупроводниковую микросхему за счет снижения диффузии ионов в микросхему.

В принципе подходящими материалами для защитных накладок являются бумага или пленка из синтетического материала. Особенно пригодными являются такие пленки, которые используются для изготовления голограмм на картах с микросхемами (чип-картах) или в иных подобных применениях.

В качестве материала подложки может в принципе использоваться любой материал, в котором до настоящего времени герметизировались полупроводниковые микросхемы. В числе таких материалов могут быть названы, например, бумага или тонкие пленки из синтетического материала.

Чтобы получить особенно жесткое и прочное соединение и при этом не очень сильно увеличить толщину соединения за счет размещения защитных накладок, предпочтительным может быть вариант, в котором по меньшей мере одна защитная накладка вдавлена в материал подложки. Целесообразно по меньшей мере одну защитную накладку настолько вдавить в материал подложки, чтобы соединение микросхемы с подложкой имело плоскую поверхность. Толщина полупроводниковой микросхемы в этом случае предпочтительно меньше, чем толщина материала подложки.

В качестве полупроводниковой микросхемы для соответствующего изобретению соединения микросхемы с подложкой пригодны в особенности такие, которые обеспечивают возможность бесконтактной передачи данных к устройству записи/считывания. Подобные полупроводниковые микросхемы в принципе известны. Обычно они имеют катушку на одной из поверхностей микросхемы.

Для защиты от электрических, электростатических или электромагнитных влияний, по меньшей мере одна защитная накладка соответствующего изобретению соединения микросхемы с подложкой выполнена электропроводной. Например, защитная накладка может быть снабжена электропроводным, в особенности металлическим, слоем. Электропроводный слой может покрывать всю поверхность защитной накладки. В последующем изложении под электропроводными слоями должны пониматься также и такие слои, которые занимают только часть площади защитной накладки.

Например, электропроводный слой может быть выполнен на защитной накладке в форме катушки, которая индуктивно связана с катушкой на полупроводниковой микросхеме. Так как защитная накладка имеет большую по величине поверхность, чем полупроводниковая микросхема, то и катушка, которая проходит в краевой области защитной накладки, может быть больше, чем катушка на поверхности микросхемы. С помощью катушки на защитной накладке может быть также обеспечено то, что катушка на полупроводниковой микросхеме располагается в поле с более высокой напряженностью.

С другой стороны, можно выполнить электропроводный слой на защитной накладке в форме ленты, которая по существу полностью окружает полупроводниковую микросхему. В частности, электропроводный слой может быть выполнен в форме кольцеобразной ленты, которая проходит снаружи относительно тех областей, которыми защитная накладка покрывает полупроводниковую микросхему. Электропроводная лента может, в случае электростатического разряда, отводить ток от микросхемы и таким образом предотвращать ее разрушение. Если микросхема работает с индуктивной передачей, то может оказаться целесообразным разместить электропроводную ленту вокруг полупроводниковой схемы не замкнутым образом, а предусмотреть разрыв в ленте по ее периметру.

Дополнительная защита от механических напряжений может быть достигнута за счет того, что в материале подложки в области вокруг выемки, в которой размещается полупроводниковая микросхема, имеются поры или сквозные отверстия. Эти поры или сквозные отверстия приводят к усилению жесткости материала подложки в этой области.

Особенно целесообразным является то, что поры или сквозные отверстия заполнены клеем, так как это придает дополнительную жесткость. Если в качестве клея применяют электропроводный клей, то дополнительно может быть обеспечено электропроводное соединение между противолежащими защитными накладками. Этот вариант особенно целесообразен в том случае, если за счет заполнения пор или сквозных отверстий электропроводным клеем создается электропроводное соединение между электропроводными областями противолежащих защитных прокладок. Например, описанным образом могут контактировать между собой электропроводные ленты, которые имеются на двух защитных накладках, размещенных по обе стороны от полупроводниковой микросхемы.

Изобретение описано ниже на примерах, иллюстрируемых чертежами, на которых представлено следующее:

фиг.1-5 - примеры соответствующего изобретению соединения микросхемы с подложкой в поперечном сечении;

фиг.6 - вид сверху соединения микросхемы с подложкой, соответствующего изобретению, представленного на фиг.4.

На фиг.1 показан первый вариант соответствующего изобретению соединения 1 микросхемы с подложкой, в сечении через область, в которой размещена полупроводниковая микросхема. Полупроводниковая микросхема 2 находится в выемке 4, которая отштампована в материале подложки 3, в данном случае тонкой бумаги. Выемка 4 лишь незначительно больше, чем внешний контур полупроводниковой микросхемы 2. Таким путем обеспечивается очень точное позиционирование полупроводниковой микросхемы в материале подложки. Полупроводниковая микросхема зафиксирована в материале подложки с помощью двух защитных накладок 5. Защитные накладки 5 наклеены на материал подложки 3 с верхней или с нижней стороны от полупроводниковой микросхемы 2, причем краевые области 6 защитных накладок соединены с материалом подложки, а средние области - с полупроводниковой микросхемой. В показанном случае защитные накладки являются самоклеющимися, однако слой клея не показан. Целесообразным является вариант выполнения, когда показанная на чертеже нижняя защитная накладка закрепляется на материале носителя перед введением полупроводниковой микросхемы в выемку, а верхняя из защитных накладок - после введения полупроводниковой микросхемы.

На фиг.2 показано соответствующее изобретению соединение микросхемы с подложкой, которое по существу соответствует соединению, показанному на фиг.1. Одинаковыми ссылочными позициями на этом и на всех последующих чертежах обозначены одинаковые элементы. Во избежание повторов, вышеописанные детальные особенности конструкции повторно не описываются. Защитные накладки 5, в отличие от соединения по фиг.1, вдавлены в материал подложки 3, так что соединение 1 микросхемы и подложки имеет на верхней и на нижней сторонах по существу плоскую поверхность. За счет запрессовки защитных накладок может быть обеспечена дополнительно повышенная жесткость соединения и еще более надежное закрепление полупроводниковой микросхемы.

Для дополнительного повышения жесткости соединения микросхемы с подложкой по фиг.3 в материале подложки 3 в области выемки 4 выполнены сквозные отверстия 9. Эти сквозные отверстия заполнены клеем, который при совместной запрессовке защитных накладок вдавливается в сквозные отверстия.

На фиг.4 показан еще один пример соответствующего изобретению соединения микросхемы и подложки, которое также в значительной степени соответствует соединению, показанному на фиг.1. Дополнительно, однако, на каждой из защитных накладок 5 на их краевых участках размещена электропроводная лента. В соединении микросхемы с подложкой, соответствующем варианту по фиг.4, электропроводные ленты 7 проходят соответственно на стороне защитной накладки 5, внешней относительно полупроводниковой микросхемы 2.

В соединении микросхемы с подложкой, соответствующем варианту по фиг.5, электропроводные ленты 7 размещены напротив, соответственно на стороне защитной накладки 5, обращенной к полупроводниковой микросхеме 2. В обоих вариантах, представленных на фиг.4 и 5, электропроводная лента 7 выполнена в кольцевой форме, что можно видеть на фиг.6, на которой показан вид сверху соединения согласно фиг.4. Ленты 7, однако, не полностью замкнуты, а имеют разрыв 8 по периметру. За счет этого можно предотвратить отрицательное влияние электропроводных колец 7 на индуктивную передачу между полупроводниковой микросхемой и устройством записи/считывания. Электропроводные ленты 7 способствуют защите полупроводниковой микросхемы от разрушения под воздействием электростатического разряда.

Показанный на фиг.5 вариант выполнения имеет дополнительное преимущество, состоящее в том, что кольцеобразные электропроводные ленты 7 противолежащих защитных накладок 5 находятся в электрическом контакте. Это обеспечивается за счет сквозных отверстий 9 в материале подложки 3, которые заполнены электропроводным клеем.

Формула изобретения

1. Узел (1) микросхема-подложка, включающий в себя тонкую подложку (3) с выемкой (4), которая проходит на всю толщину подложки, полупроводниковую микросхему (2), которая размещена в выемке, по меньшей мере, одну защитную накладку (5), которая на одной стороне подложки накрывает полупроводниковую микросхему (2) и часть подложки и которая краевыми участками (6) поверхности, обращенной к полупроводниковой схеме, закреплена на упомянутой части подложки (3), причем полупроводниковая микросхема (2) закреплена на защитной накладке (5), отличающийся тем, что дополнительно к упомянутой первой защитной накладке (5) имеется вторая защитная накладка (5), которая на стороне подложки, противолежащей первой защитной накладке, накрывает полупроводниковую микросхему (2) и часть подложки и которая краевыми участками (6) поверхности, обращенной к полупроводниковой схеме, закреплена на упомянутой части подложки (3), при этом подложка выполнена из бумаги или синтетической пленки.

2. Узел микросхема-подложка по п.1, отличающийся тем, что, по меньшей мере, одна защитная накладка (5) и/или полупроводниковая микросхема (2) закреплены с помощью клея.

3. Узел микросхема-подложка по п.1 или 2, отличающийся тем, что, по меньшей мере, одна защитная накладка (5) выполнена из бумаги или синтетической пленки.

4. Узел микросхема-подложка по любому из пп.1-3, отличающийся тем, что, по меньшей мере, одна защитная накладка (5) запрессована в материал подложки настолько, что соединение микросхемы с подложкой имеет, по существу, плоскую поверхность.

5. Узел микросхема-подложка по любому из пп.1-4, отличающийся тем, что, по меньшей мере, одна защитная накладка (5) снабжена электропроводным слоем в форме катушки, которая индуктивно связана с катушкой на полупроводниковой микросхеме (2).

6. Узел микросхема-подложка по п.5, отличающийся тем, что электропроводный слой выполнен в форме кольцевой ленты (7), которая проходит вне той области защитной накладки (5), которая накрывает полупроводниковую микросхему (2), и окружает полупроводниковую схему почти полностью, за исключением разрыва (8) по периметру.

7. Узел микросхема-подложка по любому из пп.1-4, отличающийся тем, что, по меньшей мере, одна защитная накладка (5) снабжена электропроводным слоем для защиты от электрических, электростатических или электромагнитных влияний.

8. Узел микросхема-подложка по п.7, отличающийся тем, что в материале подложки (3) в области вокруг выемки (4) и между защитными накладками (5) имеются поры или сквозные отверстия (9), которые заполнены клеем.

9. Узел микросхема-подложка по п.8, отличающийся тем, что клей является электропроводным, тем самым обеспечивается электропроводное соединение между противолежащими электропроводными областями защитных накладок.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6