Радиолиния с программной перестройкой рабочей частоты

Радиолиния с программной перестройкой рабочей частоты

Иллюстрации

Показать все

Реферат

Изобретение относится к области радиосвязи и может быть использовано в системах связи с программной перестройкой рабочих частот, функционирующих в условиях воздействия помех, уровень которых периодически изменяется по частотам программной перестройки.

Известны радиолинии, обеспечивающие ведение связи в режиме программной перестройки рабочих частот (ППРЧ) (см., например, патент США №4653068, 11.02.1987 "Frequency Hopping Data Communication System", патент №2157051 от 27.09.2000 "Широкополосное приемопередающее устройство").

Радиолиния по патенту США №4653068 содержит на передающей стороне кодер, модулятор, усилитель мощности, передающую антенну, блок синхронизации, генератор псевдослучайной последовательности, блок управления, синтезатор частот. На приемной стороне - приемную антенну, входной усилитель, смеситель-гетеродин, детектор, решающее устройство, декодер, блок синхронизации, генератор псевдослучайной последовательности, блок управления и блок автоматической регулировки усиления. Недостатком данной радиолинии является относительно низкая помехоустойчивость при наличии в полосе перестройки не пригодных для ведения радиосвязи частот.

Радиолиния по патенту №2157051 содержит на передающей стороне первый и второй фазовые манипуляторы, сумматор, смеситель, частотный синтезатор, два высокочастотных ключа, элемент НЕ, генератор псевдослучайной последовательности, передающую антенну. На приемной стороне - приемную антенну, смеситель, усилитель промежуточной частоты, демодулятор, генератор псевдослучайной последовательности, частотный синтезатор, два высокочастотных ключа, элемент НЕ. Недостатком данной радиолинии является относительно низкая помехоустойчивость при наличии непригодных частот в диапазоне программной перестройки, а также при изменяющемся по частотам программной перестройки уровне помех.

Наиболее близкой по своей технической сущности к заявляемой радиолинии является радиолиния, обеспечивающая программную перестройку рабочих частот, описанная в патенте РФ №2185029, МПК⁷ Н 04 В 15/00, заявл. 12.02.2001, опубл. 10.07.2002, бюллетень №19.

Ближайший аналог (прототип) содержит на передающей стороне кодер, модулятор, усилитель мощности, передающую антенну, блок синхронизации, генератор псевдослучайной последовательности, преобразователь псевдослучайной последовательности, блок управления, синтезатор частот. На приемной стороне - приемную антенну, входной усилитель, смеситель-гетеродин, детектор, решающее устройство, декодер, блок синхронизации, генератор псевдослучайной последовательности, преобразователь псевдослучайной последовательности, блок управления и блок автоматической регулировки усиления.

На передающей стороне кодер, модулятор, усилитель мощности, передающая антенна соединены последовательно по информационным входам. Выход блока синхронизации подключен к входу генератора псевдослучайной последовательности. Выход блока управления подключен к входу синтезатора частот, выход которого подключен к входу управления модулятора. Выход генератора псевдослучайной последовательности подключен к входу преобразователя псевдослучайной последовательности, выход которого подключен к входу блока управления. Тактовый вход преобразователя псевдослучайной последовательности подключен к выходу блока синхронизации. Вход кодера является входом радиолинии.

На приемной стороне приемная антенна, входной усилитель, смеситель-гетеродин, детектор, решающее устройство, декодер соединены последовательно по информационным входам. Выход блока автоматической регулировки усиления подключен к управляющим входам входного усилителя и блока управления. Управляющий выход детектора подключен к входу блока автоматической регулировки усиления. Выход блока управления подключен к управляющим входам смесителя-гетеродина и решающего устройства, выход которого дополнительно подключен к входу блока синхронизации. Выход блока синхронизации подключен к управляющим входам генератора псевдослучайной последовательности и преобразователя псевдослучайной последовательности. Выход генератора псевдослучайной последовательности подключен к входу преобразователя псевдослучайной последовательности, выход которого подключен к входу блока управления. Выход декодера является выходом радиолинии.

Радиолиния-прототип обеспечивает ведение радиосвязи в режиме неравномерной программной перестройки по выделенным частотам: из диапазона программной перестройки исключаются не пригодные по уровню помех частоты, на частоты с большим отношением средней мощности сигнала к средней мощности помех радиолиния перестраивается чаще. За счет этого помехоустойчивость такой радиолинии с программной перестройкой рабочей частоты выше, чем радиолинии с равномерной программной перестройкой рабочей частоты (см. Одоевский С.М., Ерышев В.Г. "Адаптивно-игровой алгоритм переключения каналов передачи информации." / Сети связи и системы коммутации. Выпуск №11. - СПб: Тема, 2000. С.91-98).

Однако устройство-прототип имеет недостаток: неравномерная перестройка осуществляется по одному алгоритму в расчете на постоянно воздействующие на частотах программной перестройки помехи. Известно, что каналы метровой и декаметровой связи являются каналами с переменными параметрами (см. "Военные системы радиосвязи. Часть I" / В.В.Игнатов, Ю.П.Килимник, И.И.Никольский и др.; Под ред. В.В.Игнатова. - Л.: ВАС, 1989. С.19-26). В условиях воздействия изменяющихся по частотам программной перестройки помех данная радиолиния будет иметь помехоустойчивость, равную или меньшую, чем в случае равномерной программной перестройки, так как не позволяет изменить закон перестройки и может чаще обращаться к тем частотам, на которых уровень значений эффективного напряжения помех превышает допустимый.

Целью изобретения является разработка радиолинии с программной перестройкой рабочей частоты, позволяющей повысить помехоустойчивость в условиях воздействия помех, уровень которых периодически изменяется по частотам программной перестройки.

Указанная цель достигается тем, что в радиолинии с программной перестройкой рабочей частоты, включающей на первом и втором пунктах связи радиопередатчик с антенной и информационный радиоприемник с антенной, дополнительно введены блок коммутации, блок формирования весовых коэффициентов частот и блок анализа частот. Высокочастотный вход блока анализа частот подключен к дополнительной приемной антенне. Группы выходов коэффициентов сравнения передачи и приема блока формирования весовых коэффициентов частот по N выходов в каждой группе, где N>20 - количество выделенных для работы частот радиолинии, подключены соответственно к N входам коэффициентов сравнения передачи радиопередатчика и N входам коэффициентов сравнения информационного радиоприемника. Выходы управления радиопередатчиком и информационным радиоприемником блока формирования весовых коэффициентов частот подключены соответственно к управляющим входам радиопередатчика и информационного радиоприемника. Первый, второй, третий и четвертый управляющие выходы блока формирования весовых коэффициентов частот подключены соответственно к первому, второму, третьему и четвертому управляющим входам блока коммутации, информационные выход и вход которого подключены соответственно к информационному входу радиопередатчика и информационному выходу информационного радиоприемника. Входы "уровень помехи" и "коэффициенты частоты корреспондента" блока формирования весовых коэффициентов частот подключены к выходам соответственно "уровень помехи" блока анализа частот и "коэффициенты частоты корреспондента" блока коммутации. Вход "коэффициенты частоты" блока коммутации подключен к выходу "коэффициенты частоты" блока формирования весовых коэффициентов частот. Выходы управления "адрес", "считывание", "диапазон" блока формирования весовых коэффициентов частот подключены к соответствующим входам управления "адрес", "считывание", "диапазон" блока анализа частот. Вход "информация к корреспонденту" и выход "информация от корреспондента" блока коммутации являются соответственно входом и выходом соответствующего пункта связи.

Блок формирования весовых коэффициентов частот состоит из первого и второго дешифраторов, первой и второй группы регистров памяти по N регистров памяти в каждой группе, корреспондентского запоминающего устройства (КЗУ), запоминающего устройства (ЗУ), преобразователей параллельного кода в последовательный (ППКПс) и последовательного кода в параллельный (ППКПр), промежуточного запоминающего устройства (ПЗУ), микропроцессора (МПУ), обеспечивающего вычисление весовых коэффициентов частот, в зависимости от уровня помех на соответствующих частотах, а также формирование сигналов управления процессами анализа частот, вычисления, записи весовых коэффициентов частот, приема и передачи информации. N выходов первого и второго дешифраторов подключены к управляющим входам соответствующих регистров памяти соответственно первой и второй групп регистров памяти. Шестой и седьмой порты микропроцессора подключены соответственно к входам информации и управления первого дешифратора, десятый и двадцать восьмой порты микропроцессора подключены к информационным входам N регистров памяти соответственно первой и второй групп регистров памяти. Девятый и двадцать девятый порты микропроцессора подключены к входам синхронизации N регистров памяти соответственно первой и второй групп регистров памяти. Пятнадцатый, шестнадцатый, семнадцатый и восемнадцатый порты микропроцессора подключены соответственно к входам "запись/считывание", "разрешение", "адрес", "информация" промежуточного запоминающего устройства, а девятнадцатый, двадцатый, двадцать первый и двадцать второй порты микропроцессора подключены соответственно к входам "запись/считывание", "разрешение", "адрес", "информация" запоминающего устройства. Двадцать второй порт микропроцессора дополнительно подключен к входу преобразователя параллельного кода в последовательный, управляющий вход которого подключен к двадцать третьему порту микропроцессора и управляющему входу преобразователя последовательного кода в параллельный. Двадцать четвертый, двадцать пятый, двадцать шестой и двадцать седьмой порты микропроцессора подключены соответственно к входам "запись/считывание", "разрешение", "адрес", "информация" корреспондентского запоминающего устройства, и двадцать седьмой порт микропроцессора также подключен к выходу преобразователя последовательного кода в параллельный. Первый и тридцать первый порты микропроцессора подключены соответственно к входам информации и управления второго дешифратора. Тридцатый и восьмой порты микропроцессора являются выходом управления соответственно информационным радиоприемником и радиопередатчиком блока формирования весовых коэффициентов частот. N выходов первой и N выходов второй группы регистров памяти являются соответственно выходами коэффициентов сравнения передачи и коэффициентов сравнения приема блока. Одиннадцатый, двенадцатый, тринадцатый, четырнадцатый порты микропроцесора являются соответственно первым, вторым, третьим и четвертым управляющими выходами блока. Выход преобразователя параллельного кода в последовательный и вход преобразователя последовательного кода в параллельный являются соответственно выходом "коэффициенты частоты" и входом "коэффициенты частоты корреспондента" блока формирования весовых коэффициентов частот. Второй, третий и четвертый порты микропроцессора являются соответственно выходами "диапазон", "считывание", "адрес", а пятый порт микропроцессора является входом "уровень помехи" блока формирования весовых коэффициентов частот.

Блок анализа частот состоит из запоминающего устройства частот, дешифратора, анализатора частот, измерительного радиоприемника. Высокочастотный вход измерительного радиоприемника является высокочастотным входом блока. Выходы "конец настройки" и "уровень помехи" измерительного радиоприемника подключены к одноименным входам анализатора частот, выход которого является выходом "уровень помехи" блока. Выход запоминающего устройства подключен к входу дешифратора. Выход дешифратора подключен к входу управления измерительного радиоприемника. Входы "адрес", "считывание" и "диапазон" запоминающего устройства частот являются входами соответственно "адрес", "считывание" и "диапазон" блока анализа частот.

Блок коммутации состоит из первого, второго, третьего, четвертого элементов с тремя состояниями выхода, входы управления которых являются соответственно первым, вторым, третьим, четвертым управляющими входами блока. Информационные входы первого, второго и четвертого элементов с тремя состояниями выхода являются входами соответственно "информация от корреспондента", "информация" и "коэффициенты частоты" блока. Выход первого и четвертого элементов с тремя состояниями выхода объединены и являются информационным выходом блока. Выход второго и третьего элементов с тремя состояниями выхода являются выходами соответственно "информация от корреспондента" и "коэффициенты частоты корреспондента" блока. Информационный вход второго элемента с тремя состояниями выхода подключен к информационному входу третьего элемента с тремя состояниями выхода.

Благодаря новой совокупности признаков заявляемая радиолиния с программной перестройкой рабочей частоты чаще перестраивается на рабочие частоты с большим отношением эффективного значения напряжения сигнала к эффективному значению напряжения помех, а частоты, на которых уровень помех превышает допустимый, исключаются из механизма перестройки. Причем алгоритм неравномерной по частотам перестройки периодически изменяется в зависимости от изменения уровня помех по рабочим частотам. За счет этого помехоустойчивость заявляемой радиолинии с программной перестройкой рабочей частоты в условиях воздействия периодически изменяющегося по частотам уровня помех повышается.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественными всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного устройства условию патентоспособности "новизна".

Результаты поиска известных решений в данной и смежной областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусмотренных существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспобности "изобретательский уровень".

Заявленное устройство поясняется чертежами.

На фиг.1 изображена структурная схема радиолинии с программной перестройкой рабочей частоты;

фиг.2 - структурная схема блока анализа частот;

фиг.3 - структурная схема блока формирования весовых коэффициентов частот;

фиг.4 - структурная схема блока коммутации;

фиг.5 - структурная схема радиопередатчика;

фиг.6 - структурная схема информационного радиоприемника;

фиг.7 - структурная схема преобразователя псевдослучайной последовательности радиопередатчика;

фиг.8 - структурная схема преобразователя псевдослучайной последовательности информационного радиоприемника;

фиг.9 - алгоритм работы микропроцессора.

Заявляемая радиолиния с программной перестройкой рабочей частоты, представленная на фиг.1, содержит на первом и втором пунктах связи радиопередатчик 1 (16) с антенной 2 (15) и информационный радиоприемник 7 (10) с антенной 8 (9), блок коммутации 6 (11), блок формирования весовых коэффициентов частот 5 (12) и блок анализа частот 4 (13). Высокочастотный вход блока анализа частот 4 (13) подключен к дополнительной приемной антенне 3 (14), группы выходов коэффициентов сравнения передачи и приема блока формирования весовых коэффициентов частот 5 (12) по N выходов в каждой группе, где N>20 - количество выделенных для работы частот радиолинии, подключены соответственно к N входам коэффициентов сравнения передачи радиопередатчика 1 (16) и N входам коэффициентов сравнения информационного радиоприемника 7 (10). Выходы управления радиопередатчиком 1 (16) и информационным радиоприемником 7 (10) блока формирования весовых коэффициентов частот 5 (12) подключены соответственно к управляющим входам радиопередатчика 1 (16) и информационного радиоприемника 7 (10). Первый, второй, третий и четвертый управляющие выходы блока формирования весовых коэффициентов частот 5 (12) подключены соответственно к первому, второму, третьему и четвертому управляющим входам блока коммутации 6 (11), информационные выход и вход которого подключены соответственно к информационному входу радиопередатчика 1 (16) и информационному выходу информационного радиоприемника 7 (10). Входы "уровень помехи" и "коэффициенты частоты корреспондента" блока формирования весовых коэффициентов частот 5 (12) подключены к выходам соответственно "уровень помехи" блока анализа частот 4 (13) и "коэффициенты частоты корреспондента" блока коммутации 6 (11). Вход "коэффициенты частоты" блока коммутации 6 (11) подключен к выходу "коэффициенты частоты" блока формирования весовых коэффициентов частот 5 (12). Выходы управления "адрес", "считывание", "диапазон" блока формирования весовых коэффициентов частот 5 (12) подключены к соответствующим входам управления "адрес", "считывание", "диапазон" блока анализа частот 4 (13). Вход "информация к корреспонденту" и выход "информация от корреспондента" блока коммутации 6 (11) являются соответственно входом и выходом соответствующего пункта связи.

Радиопередатчик 1 (16) предназначен для преобразования первичного электрического сигнала в высокочастотный сигнал в режиме неравномерной программной перестройки рабочей частоты с периодически изменяющимся алгоритмом перестройки, усиления этого сигнала. Структурная схема радиопередатчика приведена на фиг.5. Радиопередатчик 1 (16) реализован как передающая часть радиолинии прототипа (см. патент РФ №2185029 от 12.02.01 "Радиолиния с псевдослучайной перестройкой рабочей частоты", с.3-19).

Дополнительно в блок преобразования псевдослучайной последовательности 1.7 радиопередатчика 1 (16) введены связи: коэффициенты сравнения передачи и управление радиопередатчиком от блока формирования весовых коэффициентов частот 5 (12). Кроме того, произведена замена структуры преобразователя псевдослучайной последовательности 1.7.

Преобразователь псевдослучайной последовательности 1.7 (7.1) предназначен для преобразования псевдослучайной последовательности, поступающей с выхода генератора ПСП 1.2 (7.3). Преобразователь псевдослучайной последовательности 1.7 (7.1) радиопередатчика 1 (16) и информационного радиоприемника 7 (10) выполнены по одинаковой схеме, представленной на фиг.7, фиг.8. Преобразователь псевдослучайной последовательности 1.7 (7.1) состоит из дешифратора 1.7₁ (7.1_N+1) и N компараторов 1.7₂...1.7_N+1 (7.1.₁...7.1_N). N выходов коэффициентов сравнения передачи (приема) блока формирования весовых коэффициентов частот 5 (12) подключены к первыми входами сравнения компараторов 1.7₂...1.7_N+1 (7.1.₁...7.1_N). Вторые входы сравнения компараторов 1.7₂...1.7_N+1 (7.1.₁...7.1_N) подключены к выходу генератора псевдослучайной последовательности 1.2 (7.3). Вход управления дешифратором 1.7₁ (7.1_N+1) подключен к выходу управления радиопередатчиком 1 (16) (информационным радиоприемником 7 (10)) блока формирования весовых коэффициентов частот 5 (12). Выходы компараторов 1.7₂...1.7_N+1 (7.1.₁...7.1_N) подключены к N информационным входам дешифратора 1.7₁ (7.1_N+1). Компараторы 1.7₂...1.7_N+1 (7.1.₁...7.1_N) предназначены для сравнения коэффициентов передачи каждой частоты программной перестройки со случайным числом генератора псевдослучайной последовательности 1.2 (7.3). Схема компаратора 1.7₂...1.7_N+1 (7.1.₁...7.1_N) известна (см. Угрюмов Е.П. "Цифровая схемотехника". С-Пб: БХВ-Петербург, 2002. С.65, рис.2.16). Дешифратор 1.7₁ (7.1_N+1) преобразовывает код с выхода компараторов в код соответствующей частоты при равномерной программной перестройке. Схема дешифратора 1.7₁ (7.1_N+1) известна (см. Угрюмов Е.П. "Цифровая схемотехника". СПб: БХВ-Петербург, 2002, стр.47, рис.2). Вход EN1 дешифратора является входом управления радиопередатчиком 1 (16) (информационным радиоприемником 7 (10)).

Антенные устройства 2, 3, 8 (9, 14, 15) предназначены для преобразования высокочастотного радиосигнала в электромагнитные волны при передаче 2 (15) и обратно при приеме 8 (9), анализе частот 3 (14). Варианты реализации антенных устройств 2, 3, 8 (9, 14, 15) известны и приведены в ряде источников (см., например, Дж.Спилкер. "Цифровая связь". М.: Связь, 1979. С.169-172, рис.7.2 и рис.7.4).

Информационный радиоприемник 7 (10) предназначен для преобразования высокочастотного сигнала в режиме неравномерной программной перестройки рабочей частоты с периодически изменяющимся алгоритмом перестройки в первичный электрический сигнал, усиления этого сигнала. Структурная схема информационного радиоприемника приведена на фиг.6. Информационный радиоприемник 7 (10) реализован как приемная часть радиолинии прототипа (см. патент РФ №2185029 от 12.02.01 "Радиолиния с псевдослучайной перестройкой рабочей частоты". С.3-19).

Дополнительно в блок преобразования псевдослучайной последовательности 7.1 информационного радиоприемника 7 (10) введены связи: коэффициенты сравнения приема и управление информационным радиоприемником от блока формирования весовых коэффициентов частот 5 (12). Кроме того, заменена структура преобразователя псевдослучайной последовательности 7.1. Описание преобразователя псевдослучайной последовательности 7.1 приведено выше.

Блок анализа частот 4 (13) предназначен для измерения эффективного напряжения помех на частотах программной перестройки и преобразования его в цифровой код. Структурная схема блока анализа частот 4 (13) приведена на фиг.2. Блок анализа частот 4 (13) состоит из запоминающего устройства частот 4.4, дешифратора 4.3, анализатора частот 4.2, измерительного радиоприемника 4.1. Высокочастотный вход измерительного радиоприемника 4.1 является высокочастотным входом блока. Выходы "конец настройки" и "уровень помехи" измерительного радиоприемника 4.1 подключены к одноименным входам анализатора частот 4.2, выход которого является выходом "уровень помехи" блока 4 (13). Выход запоминающего устройства подключен к входу дешифратора 4.3. Выход дешифратора 4.3 подключен к входу управления измерительного радиоприемника 4.1. Входы "адрес", "считывание" и "диапазон" запоминающего устройства (ЗУ) частот 4.4 являются входами соответственно "адрес", "считывание" и "диапазон" блока анализа частот 4 (13).

Запоминающее устройство частот 4.4 предназначено для хранения номеров частот программной перестройки. Запоминающее устройство реализовано в патенте РФ №2220503 от 27.12.2003 "Устройство автоматического выбора рабочих частот" (см. фиг.6, с.25-26). Вход "диапазон" запоминающего устройства частот соответствует входу "код радионаправления".

Дешифратор 4.3 служит для преобразования номера частоты в код, необходимый для настройки измерительного радиоприемника 4.1 на анализируемую частоту. Схема дешифратора 4.3 известна (см. Гольденберг Л.М. "Импульсные и цифровые устройства". М.: Связь, 1973, с.462-468, рис.10.11).

Измерительный радиоприемник 4.1 предназначен для измерения эффективного напряжения помех на анализируемой частоте и выдачи полученного значения в анализатор частот. В качестве измерительного радиоприемника 4.1 может быть использован любой серийно выпускаемой промышленностью радиоприемник с диапазоном перестройки большим или равным диапазону программной перестройки, например радиоприемник Р-155У, схема которого приведена в "Техническом описании и инструкции по эксплуатации. Радиоприемное устройство Р-155У, ЦЛ 2.003.001, часть 1", 1973 г.

Анализатор частот 4.2 предназначен для преобразования значения эффективного напряжения помех в цифровой код. В качестве анализатора частот 4.2 может быть использован любой серийно реализованный промышленностью анализатор частот, схема которого приведена, например, в техническом описании на аппаратуру Р-016В (Р-016В, ЯР2.068.166, книга №1, 1992, с.43-57, рис.7.21), а также в техническом описании на аппаратуру анализа и выбора частот (аппаратура Р-015, ТШ1.170.005, книга №1, 1975, с.72-83, рис.12).

Блок формирования весовых коэффициентов частоты 5 (12) предназначен для

1. Вычисления весовых коэффициентов частот

α_i=0 при U_{п эфф i}≤U_пор, где

α_i - весовой коэффициент i-ой частоты; N - количество частот;

U_{п эфф i} - эффективное напряжение помехи; U_пор - порговое напряжение.

2. Вычисления коэффициентов сравнения приема и передачи

α_{i корр} - весовой коэффициент i-ой частоты корреспондента; К_{пер i} - коэффициент передачи;

α_i - весовой коэффициент i-ой частоты; К_{пр i} - коэффициент приема.

3. Управления процессами

- приема весовых коэффициентов частоты корреспондента и передачи весовых коэффициентов частоты корреспонденту при истечении заданного (оператором связи) интервала времени;

- вычисления весовых коэффициентов частот программной перестройки и коэффициентов сравнения приема и передачи;

- измерения эффективного значения напряжения помех на частотах программной перестройки;

- приема и передачи информации от корреспондента к корреспонденту;

- коммутации.

Структурная схема блока формирования весовых коэффициентов частот 5 (12) представлена на фиг.3. Блок формирования весовых коэффициентов частот 5 (12) состоит из первого 5.2 и второго 5.9 дешифраторов, первой 5.1 и второй 5.10 группы регистров памяти по N регистров памяти в каждой группе, корреспондентского запоминающего устройства 5.7 (КЗУ), запоминающего устройства 5.5 (ЗУ), преобразователей параллельного кода в последовательный 5.6 (ППКПс) и последовательного кода в параллельный 5.8 (ППКПр), промежуточного запоминающего устройства (ПЗУ), микропроцессора (МПУ) 5.3, обеспечивающего вычисление весовых коэффициентов частот, в зависимости от уровня помех на соответствующих частотах, а также формирование сигналов управления процессами анализа частот, вычисления, записи весовых коэффициентов частот, приема и передачи информации. N выходов первого 5.2 и второго 5.9 дешифраторов подключены к управляющим входам соответствующих регистров памяти соответственно первой 5.1 и второй 5.10 групп регистров памяти. Шестой и седьмой порты микропроцессора 5.3 подключены соответственно к входам информации и управления первого дешифратора 5.2, десятый и двадцать восьмой порты микропроцессора 5.3 подключены к информационным входам N регистров памяти соответственно первой 5.1 и второй 5.10 групп регистров памяти. Девятый и двадцать девятый порты микропроцессора 5.3 подключены к входам синхронизации N регистров памяти соответственно первой 5.1 и второй 5.10 групп регистров памяти. Пятнадцатый, шестнадцатый, семнадцатый и восемнадцатый порты микропроцессора 5.3 подключены соответственно к входам "запись/считывание", "разрешение", "адрес", "информация" промежуточного запоминающего устройства 5.4, а девятнадцатый, двадцатый, двадцать первый и двадцать второй порты микропроцессора 5.3 подключены соответственно к входам "запись/считывание", "разрешение", "адрес", "информация" запоминающего устройства 5.5. Двадцать второй порт микропроцессора 5.3 дополнительно подключен к входу преобразователя параллельного кода в последовательный 5.6, управляющий вход которого подключен к двадцать третьему порту микропроцессора 5.3 и управляющему входу преобразователя последовательного кода в параллельный 5.8. Двадцать четвертый, двадцать пятый, двадцать шестой и двадцать седьмой порты микропроцессора 5.3 подключены соответственно к входам "запись/считывание", "разрешение", "адрес", "информация" корреспондентского запоминающего устройства 5.7, и двадцать седьмой порт микропроцессора 5.3 также подключен к выходу преобразователя последовательного кода в параллельный 5.8. Первый и тридцать первый порты микропроцессора 5.3 подключены соответственно к входам информации и управления второго дешифратора 5.9. Тридцатый и восьмой порты микропроцессора 5.3 являются выходом управления соответственно информационным радиоприемником 7 (10) и радиопередатчиком 1 (16) блока формирования весовых коэффициентов частот 5 (12). N выходов первой 5.1 и N выходов второй 5.10 групп регистров памяти являются соответственно выходами коэффициентов сравнения передачи и коэффициентов сравнения приема блока 5 (12). Одиннадцатый, двенадцатый, тринадцатый, четырнадцатый порты микропроцесора 5.3 являются соответственно первым, вторым, третьим и четвертым управляющими выходами блока 5 (12). Выход преобразователя параллельного кода в последовательный 5.6 и вход преобразователя последовательного кода в параллельный 5.8 являются соответственно выходом "коэффициенты частоты" и входом "коэффициенты частоты корреспондента" блока формирования весовых коэффициентов частот 5 (12). Второй, третий и четвертый порты микропроцессора 5.3 являются соответственно выходами "диапазон", "считывание", "адрес", а пятый порт микропроцессора 5.3 является входом "уровень помехи" блока формирования весовых коэффициентов частот 5 (12).

Первая группа регистров памяти 5.1 предназначена для хранения коэффициентов сравнения передачи, рассчитываемых по формуле 3. Вторая группа регистров памяти 5.10 служит для хранения коэффициентов сравнения приема, рассчитываемых по формуле 2. Регистр памяти 5.1₁...5.1_N, 5.10₁...5.10_N является известным устройством (см. Шило В.Л. "Популярные цифровые микросхемы". М.: Радио и связь, 1987, стр.120-122, рис 1.86). Вход EI регистра памяти 5.1₁...5.1_N, 5.10₁...5.10_N является управляющим входом.

Первый 5.2 и второй 5.9 дешифраторы предназначены для преобразования адресного сигнала микропроцессора 5.3 в код регистра памяти 5.1₁...5.1_N, 5.10₁...5.10_N. Схемы дешифраторов 5.2 и 5.9 описаны в книге Угрюмов Е.П. "Цифровая схемотехника". СПб: БХВ-Петербург, 2002, с.47, рис.2.4.

Промежуточное запоминающее устройство 5.4 предназначено для хранения промежуточного результата вычисления весовых коэффициентов частот. Запоминающее устройство 5.5 служит для хранения весовых коэффициентов частот. Корреспондентское запоминающее устройство 5.7 предназначено для хранения весовых коэффициентов частот корреспондента. Промежуточное 5.4, корреспондентское 5.7 и запоминающее 5.5 устройства имеют структуру 2D и описаны в книге Угрюмов Е.П. "Цифровая схемотехника". СПб: БХВ-Петербург, 2002, с.182-183, рис.4.3.

Преобразователи параллельного кода в последовательный 5.6 и последовательного кода в параллельный 5.8 предназначены для преобразования кодов. Схемы данных преобразователей известны (см., например, Угрюмов Е.П. "Цифровая схемотехника". СПб: БХВ-Петербург, 2002, стр.146-150, рис.3.41, 3.42).

Микропроцессор 5.3 реализует выполнение функций блока анализа частот. Микропроцессор 5.3 работает по алгоритму, приведенному на фиг.9. Микропроцессор 5.3 реализуется на технологии больших интегральных схем (БИС). В качестве микропроцессора 5.3 может быть использован любой промышленно реализованный микропроцессор. Например, серии 8086 и выше. Описание принципов работы микропроцессора 5.3 приведено в книге Угрюмов Е.П. "Цифровая схемотехника". СПб: БХВ-Петербург, 2002, с.249-253.

Блок коммутации 6 (11) предназначен для осуществления подключения/отключения входов

- "коэффициенты частоты" от блока 5 (12) к радиопередатчику 1 (16);

- "информация корреспондентская" к радиопередатчику 1 (16);

- "информация" от измерительного радиоприемника 7 (10) на выход радиолинии,

а также выхода "коэффициенты частоты корреспондента" от блока 5(12) под действием управляющих сигналов от блока формирования весовых коэффициентов частот 5 (12). Структурная схема блока коммутации 6 (11) приведена на фиг.4. Блок коммутации 6 (11) состоит из первого 6.1, второго 6.2, третьего 6.3, четвертого 6.4 элементов с тремя состояниями выхода, входы управления которых являются соответственно первым, вторым, третьим, четвертым управляющими входами блока 6 (11). Информационные входы первого 6.1, второго 6.2 и четвертого 6.4 элементов с тремя состояниями выхода являются входами соответственно "информация от корреспондента", "информация" и "коэффициенты частоты" блока 6 (11). Выход первого 6.1 и четвертого 6.4 элементов с тремя состояниями выхода объединены и являются информационным выходом блока 6 (11). Выход второго 6.2 и третьего 6.3 элементов с тремя состояниями выхода являются выходами соответственно "информация от корреспондента" и "коэффициенты частоты корреспондента" блока 6 (11). Информационный вход второго элемента 6.2 с тремя состояниями выхода подключен к информационному входу третьего 6.3 элемента с тремя состояниями выхода. Элемент с тремя состояниями выхода 6.1...6.4 является коммутационным элементом блока коммутации 6 (11). Элемент с тремя состояниями выхода 6.1...6.4 известен и описан в книге Угрюмов Е. П. "Цифровая схемотехника". СПб: БХВ-Петербург, 2002, с.10-11, рис.1.4.

Заявляемое устройство работает следующим образом.

Первоначально на первом и втором пунктах связи производится инициализация таймера: установка интервала времени, на котором весовые коэффициенты частот не изменяются (интервала квазистационарности одночастотного канала декаметровой связи - 5-7 минут), запуск таймера (см. блок 1 алгоритма работы МПУ 5.3). Таймер реализован программно в блоке формирования весовых коэффициентов частот 5 (12) на основе микропроцессора 5.3. Далее микропроцессор 5.3 осуществляет вычисление весовых коэффициентов частот a=1/N и запись этих коэффициентов в первую половину запоминающих ячеек запоминающего устройства 5.5 путем выдачи разрешающего сигнала на порт 20, адреса - на порт 21, сигнала записи - на порт 19 и коэффициентов частот - на порт 22 и в первую половину ячеек корреспондентского запоминающего устройства 5.7 путем выдачи разрешающего сигнала на порт 25, адреса - на порт 26, сигнала записи - на порт 24 и коэффициентов частот - на порт 27. В свободные ячейки памяти записываются нули. Весовой коэффициент первой частоты программной перестройки записывается в первую ячейку памяти, второй во вторую и т.д. После этого микропроцессор 5.3 осуществляет отключение дешифраторов 1.7₁ преобразователя псевдослучайной последовательности 1.7 радиопередатчика 1 (16) и дешифратора 7.1_N+1 преобразователя псевдослучайной последовательности 7.1 информационного радиоприемника 7 (10) посредством выдачи логического нуля на порты 8 и 30 (выход управление радиопередатчиком 1 (16) и информационным радиоприемником 7 (10) соответственно блока формирования весовых коэффициентов частот 5 (12)) и включение первого 5.2 и второго 5.9 дешифраторов блока формирования весовых коэффициентов частот 5 (12) посредством выдачи сигнала логической единицы на порты 7 и 31. Далее микропроцессор 5.3 осуществляет считывание весовых коэффициентов частот из запоминающего устройства 5.5 и корреспондентского запоминающего устройства 5.7 (операция считывания аналогична операции записи за исключением: вместо сигнала "запись" на запоминающее устройство подается сигнал "чтение" через соответствующий порт микропроцессора, операция записи в запоминающее устройство 5.5 и корреспондентское запоминающее устройство 5.7 описана выше). Далее микропроцессором 5.3 вычисляются коэффициенты сравнения передачи и приема частот программной перестройки по формуле (2) и (3). После каждого вычисления микропроцессор 5.3 осуществляет запись коэффициентов сравнения передачи в первую группу регистров памяти 5.1 путем выдачи кода регистра на первый дешифратор 5.2 через порт 6 и второй дешифратор 5.9 через порт 1, сигналов синхронизации - через порт 9 (первая группа регистров памяти 5.1) и порт 29 (вторая группа регистров памяти 5.9), коэффициентов сравнения передачи через порт 10 и коэффициентов сравнения приема - через порт 28. Далее микропроцессор 5.3 осуществляе