Устройство формирования и передачи последовательности сигналов

Устройство формирования и передачи последовательности сигналов

Иллюстрации

Показать все

Реферат

Изобретение относится к информационно-управляющим комплексам и может быть использовано для кодирования и спорадической передачи информации о текущем состоянии датчиков дискретных сигналов, отображающих состояние (положение) двухпозиционных исполнительных механизмов (датчиков), цепей охранной и пожарной сигнализации, а также для передачи информации о последовательности изменений указанных сигналов. Данные о временной последовательности изменения сигналов от датчиков позволяют использовать предложенное устройство для анализа нештатной (аварийной) ситуации. Информационное сообщение представляется последовательным кодом, благодаря чему для передачи данных внешнему устройству могут использоваться телемеханические каналы связи.

Наиболее близким к предлагаемому является устройство для спорадической передачи телесигнализации по авторскому свидетельству №1260996 (М.Л.Портнов и др., бюллетень №36, 1986 г.), которое содержит источник питания, блок датчиков сигналов, состоящий из индивидуальных узлов для каждого из «n» датчиков, первый, второй и третий коммутаторы, преобразователь параллельного кода в последовательный, состоящий из мультиплексора и первого счетчика, генератор тактовых импульсов, первый распределитель, регистр - ОЗУ, компаратор последовательных кодов, первый, второй и третий триггеры, первый и второй формирователи импульсов, первый, второй, третий, четвертый, пятый, шестой и седьмой элементы ИЛИ, первый и второй элементы И, элемент задержки.

Устройство-прототип обеспечивает динамический контроль работоспособности общих узлов путем проведения двух тестовых режимов, при которых обеспечивается получение, соответственно, сигналов «1» и «0» на всех индивидуальных выходах блока датчиков. В режиме ввода и обработки реальных и тестовых сигналов используются одни и те же элементы устройства, благодаря чему достигается диагностика работоспособности общих для всех сигналов узлов. Для этого ненулевой («U») выход источника питания подключен к первым входам первого и второго коммутаторов, а нулевой («0») выход - ко второму входу второго коммутатора, объединенные вторые выходы узлов блока датчиков сигналов соединены с выходом первого и вторым выходом второго коммутаторов, а первые индивидуальные выходы узлов блока датчиков сигналов подключены к информационным входам мультиплексора, у которого адресные входы соединены с соответствующими основными выходами первого счетчика и регистра - ОЗУ, а выход - с первым выходом второго коммутатора и входом третьего коммутатора, у которого выход соединен с первым входом компаратора последовательных кодов, подключенного вторым входом к первому выходу первого триггера, который является выходом «данные» устройства, пятый выход первого распределителя соединен со входом элемента задержки.

В устройстве-прототипе повышение достоверности данных обеспечивается проведением динамического контроля работоспособности общих узлов.

Недостатком устройства-прототипа является отсутствие диагностики исправности индивидуальных цепей кодирования и связи с датчиками и фиксации кратковременных сигналов от датчиков и временной последовательности их изменений, что не позволяет использовать устройство-прототип для регистрации нештатной (аварийной) ситуации.

Сущность и цель изобретения - расширение функциональных возможностей устройства за счет диагностики работоспособности индивидуальных цепей связи с датчиками, а также реакции на кратковременные изменения сигналов от датчиков и фиксация их временной последовательности.

Для реализации контроля работоспособности индивидуальных улов совмещаются процедуры ввода и кодирования, для чего в индивидуальные узлы блока датчиков сигналов вводится дополнительный первый диод, включенный последовательно с выходным элементом (контактом) датчика, причем параллельно указанной цепи из датчика и первого дополнительного диода включена вторая последовательная цепь из второго диода и опорного элемента - стабилитрона. Направление включения диодов в первой и второй цепи противоположно. Опрос состояния датчиков, совмещенный с процедурами кодирования, проводится в два этапа. На первом этапе опроса и кодирования поочередно для каждого датчика формируется сигнал, который проходит через цепь, включающую первый диод и выходной элемент (контакт) датчика. Кодовый сигнал, отображающий зафиксированное текущее (мгновенное) состояние датчика, заносится в регистр - оперативное запоминающее устройство (ОЗУ). Если контакт датчика замкнут, на первом этапе формируется сигнал «1», в противном случае - сигнал «0». После завершения первого этапа опроса и кодирования текущих состояний всех датчиков проводится второй этап. На втором этапе поочередно для каждого датчика формируется сигнал, который проходит по цепи из второго диода и стабилитрона узла датчика сигнала, причем уровень сигнала опроса для каждого датчика зависит от сигнала, зафиксированного на первом этапе опроса состояния этого датчика. Если на первом этапе был зафиксирован сигнал «1», соответствующий замкнутому состоянию контакта (выходного элемента) датчика, на втором этапе формируется сигнал относительно низкого уровня с тем, чтобы определить отсутствие короткого замыкания цепи связи датчика с соответствующим входом кодера. Если цепь связи замкнута, т.е. оказывается зашунтированным пороговый элемент - первый стабилитрон, сигнал относительно низкого уровня оказывается выше порога чувствительности кодера. В результате, узел ввода и кодирования сигнала и на проводимом втором этапе зафиксирует поступление от узла датчика сигнала «1». Полученная на двух этапах опроса и кодирования состояния соответствующего датчика комбинация сигналов «11» будет расшифрована как неисправность - короткое замыкание цепи связи кодера с опрашиваемым датчиком. При отсутствии указанной неисправности на двух этапах опроса и кодирования будет сформирована комбинация сигналов «10», которая будет расшифрована приемником как замкнутое состояние датчика и отсутствие неисправности цепи связи с ним.

Если на первом этапе опроса и кодирования от датчика получен сигнал «0», на втором этапе проводится контроль обрыва цепи связи этого датчика с кодером. Для этого уровень сигнала опроса, который поступает на второй диод и первый стабилитрон, повышается на величину, большую значения порога срабатывания стабилитрона. Если цепь связи опрашиваемого датчика с кодером не разорвана, уровень сигнала опроса оказывается больше порогового сигнала, а кодером будет зафиксирован сигнал «1». В результате на двух этапах опроса и кодирования соответствующего датчика будет сформирована пара сигналов «01», которая расшифровывается приемником как разомкнутое состояние датчика и отсутствие обрыва цепи связи с ним. Если же цепь связи кодера с опрашиваемым датчиком разорвана, на двух этапах кодирования формируется пара сигналов «00», которая интерпретируется приемником как неисправность - обрыв цепи связи с датчиком.

Сформированные на двух этапах опроса и кодирования состояния каждого датчика пары сигналов: «10» или «01» - при отсутствии неисправности, «11» или «00» - при обнаружении неисправности общей или индивидуальной цепи, заносятся в соответствующие ячейки регистра - ОЗУ. Информация из регистра - ОЗУ после выдачи устройством сигнала «запрос» и получения сигнала «передача» подается на выход «данные» устройства в сопровождении сигналов «такты» и «вывод данных».

При реализации двух этапов опроса и кодирования используются одни и те же узлы устройства, причем для всех общих и индивидуальных цепей создаются условия, при которых должны быть сформированы сигналы разного уровня («1» и «0»), что максимально повышает глубину диагностики работоспособности элементов устройства.

Для реакции на кратковременные входные сигналы в предложенном устройстве формируется два типа данных: «данные 1» - информация о текущих значениях сигналов от датчиков, «данные 2» - информация, включающая данные об изменении состояния датчиков и о временной последовательности указанных изменений. «Данные 2» сопровождаются метками времени, позволяющими идентифицировать во внешнем устройстве - приемнике информации, реальное время «событий» - моменты изменения состояния датчиков. Для идентификации типа сформированных данных устройство передает во внешнее устройство два сигнала запроса - «запрос 1» или «запрос 2». Данные поступают на выход устройства в соответствии с полученным от внешнего устройства сигналом разрешения передачи - «передача 1» или «передача 2».

Для обеспечения диагностики индивидуальных узлов в состав устройства, в отличие от прототипа, вводится второй распределитель, восьмой и девятый элементы ИЛИ, первый и второй элементы И-НЕ, элемент ИЛИ-НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ.

Для реализации цели изобретения в части реакции на кратковременные сигналы в состав устройства вводится блок формирования данных об изменениях сигналов от датчиков, сопровождаемых метками времени. Блок формирования данных включает второй, третий, четвертый, пятый и шестой счетчики, четвертый и пятый коммутаторы, компаратор параллельных кодов, третий распределитель, четвертый и пятый триггеры, первый, второй, третий, четвертый, пятый и шестой элементы НЕ, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый элементы И, первый и второй дешифраторы, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый, пятнадцатый и шестнадцатый элементы ИЛИ, второй регистр - ОЗУ, регистр - преобразователь параллельного кода в последовательный.

На фиг.1 приведена схема блока ввода, кодирования сигналов от датчиков дискретных сигналов, используемого для формирования и передачи данных о текущих значениях сигналов. На фиг.2 приведена схема блока, обеспечивающего фиксацию кратковременных сигналов от датчиков и передачу зафиксированной информации об изменениях сигналов от датчиков, сопровождаемых метками времени, отображающих временную последовательность изменений сигналов. На фиг.3 приведены соединения между блоками устройства, показанными на фиг.1 и 2, а также сигналы, передаваемые и получаемые от внешнего устройства - приемника информации.

В предложенное устройство, как и в прототип, входит (фиг.1) блок ввода и кодирования сигналов от датчиков, в состав которого включены блок 1 датчиков, который по числу «n» датчиков включает индивидуальные узлы 1-1...1-n, первый 2, второй 3 и третий 4 коммутаторы, генератор 5, преобразователь параллельного кода в последовательный, состоящий из первого счетчика 6 и мультиплексора 7, у которого адресные входы 1А...mA соединены с соответствующими основными выходами первого счетчика, а индивидуальные информационные входы 1И...nИ - с соответствующими индивидуальными выходами 1-1...1-n узлов блока 1, причем объединенные вторые выходы всех узлов соединены с выходом первого и вторым выходом второго коммутаторов. В устройство-прототип и предлагаемое устройство включены также компаратор последовательных кодов 8, регистр - ОЗУ 9, у которого основные адресные входы соединены с соответствующими входами мультиплексора, первый 10, второй 11 и третий 12 триггеры, первый 13, второй 14, третий 15, четвертый 16, пятый 17, шестой 18, седьмой 19 элементы ИЛИ, а также дополнительно введенные восьмой 20 и девятый 21 элементы ИЛИ, первый 22 и второй 23 формирователи импульсов, первый 24 и второй 25 элементы И, элемент 26 задержки, первый 27 и (дополнительно включенный) второй 28 распределители, дополнительно введенные первый 29 и второй 30 элементы И-НЕ, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 31, ИЛИ-НЕ 32.

Первый (прямой) выход триггера 10 является выходом «данные 1» устройства, выход ИЛИ 15 - выходом «вывод данных» устройства, а выход формирователя 22 - выходом «такты» устройства.

В состав блока 1 датчиков входят индивидуальные для датчиков Д₁...Д_n узлы 1-1...1-n. Каждый узел включает первый 33 и второй 34 диоды, пороговый элемент - первый стабилитрон 35, причем объединенные анод первого и катод второго диодов образуют первые индивидуальные выходы узлов 1-1...1-n, катод первого диода присоединен к одному выводу датчика, соединенные вместе катоды первых стабилитронов и вторые выходы датчиков всех узлов 1-1...1-n образуют второй выход блока 1, который присоединен к выходу первого и второму выходу второго коммутаторов.

Первый 2 коммутатор включает первый 36 и второй 37 транзисторы, второй стабилитрон 38, катод которого соединен с коллектором 37, а анод объединен с коллектором транзистора 36. Первый 39, второй 40, третий 41 и четвертый 42 резисторы задают рабочий режим и входной ток транзисторов 36 и 37, а пятый резистор 43 - уровень рабочего сигнала на выходе коммутатора 2. Один вывод резисторов 39, 41 соединен с эмиттерами транзисторов 36 и 37 и образует первый вход коммутатора, который подключен к ненулевому («U») выводу источника питания. Один вывод резисторов 40 и 42 подключен, соответственно, к базам транзисторов 36 и 37, а вторые выводы 40 и 42 образуют, соответственно, второй и третий входы коммутатора и подключены к выходам элементов И-НЕ 29 и 30, соответственно.

Второй 3 коммутатор включает третий 44 и четвертый 45 транзисторы, третий диод 46, шестой 47, седьмой 48, восьмой 49, девятый 50 резисторы, которые задают рабочий режим и входной ток транзисторов 44 и 45 и подключены аналогично соответствующим резисторам первого коммутатора, а десятый 51 резистор вместе с диодом 46 определяет уровень сигнала на первом выходе коммутатора 3. Эмиттер транзистора 44 образует первый вход коммутатора и подключен к выходу «U» источника питания, эмиттер транзистора 45 образует второй вход коммутатора и подключен к выходу «0» источника питания, а коллектор транзистора 45 образует второй выход второго коммутатора, объединенный с выходом первого коммутатора.

Третий 4 коммутатор включает пятый 52 транзистор, третий 53 стабилитрон, одиннадцатый 54 и двенадцатый 55 резисторы. Резистор 54 задает рабочий режим транзистора 52 и подключен одним выводом к базе 52, а вторым - к нулевому («0») выводу источника питания. Один вывод 55 соединен с коллектором 52 и образует выход третьего коммутатора, а второй вывод 55 подключен к ненулевому выводу («U») источника питания. Катод стабилитрона 53 образует вход третьего коммутатора, который соединен с выходом мультиплексора 7 и первым выходом коммутатора 2.

В состав устройства, в отличие от прототипа, включен показанный на фиг.2 блок фиксации кратковременных дискретных сигналов и передачи временной последовательности их изменений. В состав блока включены второй 56, третий 57, четвертый 58, пятый 59 и шестой 60 счетчики, четвертый 61 и пятый 62 коммутаторы, компаратор параллельных кодов 63, третий распределитель 64, четвертый 65 и пятый 66 триггеры, первый 67, второй 68, третий 69, четвертый 70, пятый 71 и шестой 72 элементы НЕ, третий 73, четвертый 74, пятый 75, шестой 76, седьмой 77, восьмой 78 и девятый 79 элементы И, первый 80 и второй 81 дешифраторы, десятый 82, одиннадцатый 83, двенадцатый 84, тринадцатый 85, четырнадцатый 86, пятнадцатый 87 и шестнадцатый 88 элементы ИЛИ, второй регистр - ОЗУ 89, регистр - преобразователь параллельного кода в последовательный 90.

Выходы «4» и «5» распределителя 28 соединены, соответственно, с первым входом И 78 и третьим входом регистра 90, выходы 1...m счетчика 6 - со входами регистра - ОЗУ 89; выходы 5-Р, 6-Р, 7-Р и 8-Р распределителя 27 соединены, соответственно, со входами элемента И 74, дешифраторов 80 и 81, счетчика 56; выход коммутатора 4 - с информационным входом (i) регистра - ОЗУ 89, выход компаратора 8 - со вторым входом элемента И 78; выход И 24 - с первым входом ИЛИ 88; выход ИЛИ 15 - с первым входом И 79, а выход формирователя 23 - со вторым входом И 79; выход формирователя 22 - со вторым входом И 73; выход ИЛИ 88 - с первым входом (С) распределителя 27. Входы элемента ИЛИ 85 соединены с выходами внешнего устройства "передача 1" и "передача 2"; выходы триггера 10 и регистра 90 - со входами внешнего устройства "данные 1" и "данные 2", соответственно; выходы элементов И 75, И 76 - с выходами устройства "запрос 1" и "запрос 2", соответственно; формирователь 22 образует выходные сигналы "такты" устройства; выход элемента ИЛИ 15 - сигналы "вывод данных" устройства.

Мультиплексор 7 преобразователя параллельного кода (состояний датчиков) в последовательный может быть, например, реализован на восьмиканальных микросхемах серии 561КП2. В этом случае число микросхем (M) определяется общим числом датчиков «n» по формуле

где Σ - знак округления до ближайшего большего целого числа. Выходы «В» всех микросхем объединяются. На адресные входы микросхем подаются сигналы от счетчика 6, причем число «m» основных разрядов счетчика определяется по формуле m=Σlog n. Если число датчиков больше восьми, они разделяются на группы по восемь датчиков в каждой группе. Сигналы от трех младших разрядов счетчика соединяются с соответствующими адресными входами мультиплексоров, остальные разряды счетчика преобразуются в позиционные сигналы и подаются на вход разрешения перехода в рабочее состояние мультиплексора соответствующей группы датчиков. На фигуре условно показан один мультиплексор, вход сигнала разрешения не показан.

Счетчики 6, 56, 57, 58, 59, 60 могут быть, например, реализованы на микросхемах 561 ИЕ10. На первый тактовый (С) вход микросхемы подаются импульсные сигналы. Счетчик переключается в смежную кодовую позицию при переходе входного сигнала из «0» в «1», а возвращается в начальное положение (нулевую кодовую позицию) при подаче сигнала «1» на третий (R) вход. Второй вход разрешения работы (Р) счетчика используется для блокировки чувствительности к входным тактовым сигналам. Если на указанный вход подается сигнал нулевого уровня («0»), счетчик не изменяет состояние при поступлении очередных сигналов на первый вход.

Регистр - ОЗУ 9 реализует последовательный ввод и последовательный вывод сигналов и может быть, например, выполнен на одной микросхеме оперативного запоминающего устройства 561 РУ2, если число датчиков «n» не превышает 256. На основные адресные входы ОЗУ 1А...mA подаются сигналы с основных выходов счетчика 6, а на дополнительный адресный вход (m+1)A - сигнал с выхода ИЛИ 18. В ячейки памяти с номерами от 0 до (2^m-1) заносится последовательный код, полученный на первом этапе опроса и кодирования сигналов от датчиков, а в ячейки памяти с номерами от 2^m до (2^m+1-1) - последовательный код, полученный на втором этапе опроса и кодирования сигналов от датчиков. Код подается на информационный (И) вход регистра - ОЗУ, сигнал задания режима записи-считывания информации - на управляющий (У) вход с выхода ИЛИ 17 (режим записи реализуется при подаче на вход У сигнала «1»), а сигнал перевода регистра - ОЗУ в активное состояние - при подаче сигнала на вход разрешения (Р). В качестве управляющего используется вход W/R микросхемы 561 РУ2, а в качестве разрешающего - вход СЕ указанной микросхемы.

Регистр - ОЗУ 89 может быть, например, реализован на микросхемах КР 537 РУ17, причем число микросхем определяется требуемым числом адресных и информационных входов. Для предлагаемого устройства число информационных входов регистра - ОЗУ на единицу больше суммы числа «m» основных разрядов счетчика 6 и числа «q» разрядов счетчика 56, т.е. равно (m+q+1). Число «s» адресных сигналов ОЗУ равно числу разрядов счетчика 57. Регистр - ОЗУ 89 работает в режиме записи и считывания параллельного кода. Данные записываются по сигналу «1» на входе «W» при подаче рабочего сигнала на синхронизирующий (С) вход.

Распределители 27, 28 и 64 могут быть реализованы, например, на микросхеме 561 ИЕ9, сочетающей двоичный счетчик на восемь кодовых позиций и дешифратор. При подаче сигнала «0» на второй вход разрешения (Р) распределитель теряет чувствительность к тактовым сигналам.

Триггеры 10, 11, 12, 65, 66 могут быть реализованы, например, на микросхемах 561 ТМ2. Триггеры могут управляться асинхронно - сигналами, подаваемыми на первый вход установки состояния «1» (S) или четвертый вход установки состояния «0» (R), а также синхронно - при подаче на второй вход информационного сигнала (D), причем триггер переходит в состояние, соответствующее сигналу на входе D, по положительному перепаду сигнала на третьем тактовом входе (С).

Формирователи импульсов 22, 23 могут быть реализованы, например, на основе триггера, прямой выход которого через интегрирующую RC цепочку подключается к R входу. Формирователь переводится в рабочее состояние по перепаду уровня сигнала на С входе триггера, если в данный момент времени на D вход подан сигнал «1». Длительность формируемого импульса определяется постоянной времени интегрирующей RC цепочки.

Компаратор последовательных кодов 8 может быть реализован, например, на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ, на входы которого подаются сравниваемые сигналы последовательных кодов. На выходе компаратора образуется сигнал «1» при несовпадении входных сигналов.

Элемент задержки 24 может быть реализован, например, на интегрирующей RC цепочке.

Коммутаторы 61, 62 могут быть реализованы, например, на микросхемах 561 ЛС2. При подаче сигнала «1» на управляющий вход «X» или «У» на выход проходят сигналы, соответственно, с информационных входов «X» (1 - для коммутатора 62) или «У» (2 - для коммутатора 62). Число микросхем для реализации коммутатора 61 определяется по большему из двух чисел - (m+q+1) и «s».

Компаратор параллельных кодов 63 может быть реализован, например, на микросхемах 561 ЛП2. Число микросхем определяется числом сравниваемых разрядов от счетчиков 57 и 59. При равенстве кодов и подаче сигнала «1» на вход управления (У) на выходе компаратора образуется сигнал «1».

Дешифраторы 81 и 82 могут быть, например, реализованы на сочетании логических схем И, НЕ. При подаче на входы элемента И определенного сочетания прямых и инверсных (сформированных элементами НЕ) сигналов от счетчика 60 на все входы элемента И оказываются поданными сигналы «1», что приводит к появлению на его выходе сигнала «1». Для синхронизации работы дешифратора используется сигнал, подаваемый на его второй вход, при этом выходной сигнал «1» образуется синхронно с подачей сигнала на указанный вход дешифратора. Указанная структура дешифраторов позволяет выделить моменты времени, когда на вход счетчика 60 подано требуемое число тактовых импульсов.

Остальные элементы устройства реализуются, например, на стандартных логических микросхемах серии 561, работа которых не требует пояснений.

На фиг.1 и 2 приведен пример реализации предложенного устройства на отдельных интегральных схемах. Функции показанных на фигуре элементов могут частично выполняться программно с помощью элементов, входящих в однокристальную микроЭВМ, например, типа АТ89С52.

Рассмотрим работу предложенного устройства.

Процедуры ввода, кодирования, обработки и передачи информации, отражающей текущие значения сигналов от датчиков (фиг.1), разделяются на несколько этапов. Каждому этапу ставится в соответствие сигнал «1» на одном из выходов 1-Р...8-Р распределителя 27. Распределитель 27 переводится в очередную позицию (а устройство - на очередной этап работы) сигналом, поступающим на его первый (С) вход. Этапы разделяются на такты, которые задаются генератором 5 и счетчиком 6. Счетчик 6 переключается из одной кодовой позиции в смежную по фронту сигнала на первом (С) входе - при появлении сигнала «1» на выходе «6» второго распределителя 28. Сигнал «1» появляется на выходе «6» второго распределителя при поступлении шести тактовых сигналов на первый (С) вход 28 от генератора 5. Одновременно с поступлением сигнала на первый вход счетчика 6 изменяется сигнал на его первом выходе. При каждом изменении сигнала на первом выходе 6 на выходе первого формирователя 22 образуется импульсный сигнал, который через ИЛИ 20 подается на R вход 28 и переводит второй распределитель в начальное состояние. Таким образом, с помощью распределителя 28 одна кодовая позиция счетчика 6 - один такт, преобразуется в шесть разделенных во времени микротактов. Число тактов, составляющих один этап работы устройства при вводе и кодировании сигналов от датчиков, определяется числом датчиков «n». После завершения опроса или другого вида обработки информации от всех датчиков сигнал «1» формируется на дополнительном (m+1) выходе счетчика 6. Второй формирователь импульсов 23 фиксирует появление сигнала «1» на выходе (m+1) счетчика и формирует при этом импульсный сигнал, который подается на R вход счетчика 6. Счетчик 6 указанным импульсным сигналом переводится в начальное состояние, а распределитель 27 на этапах 1-Р...4-Р ввода и кодирования сигналов от датчиков переключается в смежную позицию. Сигнал переключения 27 формируется ИЛИ 21, И 24, ИЛИ 88. Описанная работа генератора 5, первого 27 и второго 28 распределителей и счетчика 6 проводится циклически.

При установке сигнала «1» на выходе 1-Р, т.е. на каждом первом этапе работы устройства, контролируется изменение состояния любого датчика. Так как в указанное время сигнал «1» подается на вход ИЛИ-НЕ 32, на его выходе образуется сигнал «0». В результате образуется цепь: выход «U» источника питания - параллельная ветвь из перехода эмиттер-база транзистора 44 и резистора 47 - резистор 48 - выход 32 - выход «0» источника питания. Резистор 47 фиксирует рабочую точку транзистора 44 (препятствует самопроизвольному переходу транзистора в рабочее состояние при изменении в широких пределах температуры окружающего воздуха), а резистор 48 определяет величину рабочего тока во входной цепи 44. Ток во входной цепи 44 вызывает появление тока в выходной цепи 44, который проходит по двум параллельным ветвям. Одна из ветвей включает резистор 51 и разделительный диод 46, а вторая - последовательную цепочку из резистора 49, перехода база-эмиттер транзистора 45 и замыкается на вывод «0» источника питания. Резистор 50, аналогичный резистору 47, фиксирует рабочую точку 45. В результате на второй выход коммутатора 3 и второй (общий) выход блока 1 подается сигнал с уровнем «0». Цепь протекания тока первой ветви транзистора 44 определяется состоянием опрашиваемого в рассматриваемый отрезок времени датчика. Номер опрашиваемого датчика определяется комбинацией кодовых сигналов на адресных входах 1А...mA мультиплексора 7, т.е. текущей кодовой позицией счетчика 6. Так, например, при m=log n и при установке счетчика 6 в начальное состояние выход «В» мультиплексора 7 подключается к первому (1И) информационному входу, а при установке сигналов «1» на всех адресных входах мультиплексора 7 выход «В» присоединяется ко входу nИ, т.е. к первому выходу узла 1-n блока датчиков 1.

Предположим, что контакт (выходной элемент) опрашиваемого в рассматриваемый момент времени датчика Д₁ замкнут. Тогда создается цепь: выход 44-51 - 46 - выход «В» 7 - вход 1И мультиплексора 7 - первый выход узла 1-1 - 33 - Д₁ - второй выход блока 1 - переход коллектор-эмиттер 45 - выход «0» источника питания. Так как сумма падений напряжения на мультиплексоре 7, диоде 33 и замкнутом контакте датчика Д₁ ниже порогового напряжения стабилитрона 53 коммутатора 4, по входной цепи третьего коммутатора 4 ток не проходит. В результате транзистор 52 остается в нерабочем состоянии, а уровень сигнала на его коллекторе оказывается равным «U», т.е. логическому сигналу «1». Таким образом, в рассматриваемом режиме работы устройства при замкнутом контакте датчика сигнал на выходе коммутатора 4 равен «1». Если же контакт датчика разомкнут, описанная выше цепь тока не создается. Ток транзистора 44 замыкается через резистор 51, диод 46, стабилитрон 53, переход база-эмиттер транзистора 52 на выход «0» источника питания (отметим, что резистором 54 фиксируется рабочая точка транзистора 52). В результате транзистор 52 переводится в рабочее состояние, по его выходной цепи проходит ток, а уровень выходного сигнала коммутатора 4 становится равным «0» (падением напряжения на транзисторе 52 пренебрегаем). Аналогично описанному определяются сигналы от всех датчиков. Выходной сигнал коммутатора 4 подается на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 31, на второй вход которого в рассматриваемом случае подан сигнал «0» с выхода 4-Р распределителя 27. Элемент 31 на этапе 1-Р выполняет функцию повторителя сигнала, поступившего на его первый вход. Выходной сигнал 31 подается на информационный (И) вход регистра - ОЗУ 9. На этапе 1-Р на вход управления (У) 9 сигнал «1» не подан, поэтому регистр - ОЗУ переведен в режим считывания ранее записанной информации. Так как сигналы, подаваемые на адресные входы мультиплексора 7 и регистра - ОЗУ 9, идентичны, на выходы коммутатора 4 и регистра - ОЗУ 9 подаются сигналы, соответствующие одному и тому же датчику. Сигнал на выходе 4 отражает текущее значение сигнала от датчика, а на выходе 9 - значение сигнала, записанного в него ранее. Выходной сигнал регистра - ОЗУ 9 фиксируется триггером 10, причем в триггер 10 сигнал от регистра - ОЗУ 9 переписывается на третьем микротакте (при формировании сигнала «1» на третьем выходе распределителя 28), т.е. со сдвигом на один микротакт относительно момента перевода регистра - ОЗУ 9 в рабочее состояние сигналом на выходе ИЛИ 13. Важно, что момент перевода регистра - ОЗУ 9 в рабочее состояние также сдвинут на один микротакт относительно изменения кодовой позиции счетчика 6, т.е. относительно момента подключения ко входу мультиплексора сигнала от вновь выбранного (опрашиваемого) датчика. Видно, что использование разделенных во времени микротактов позволяет исключить влияние переходных процессов на работу устройства.

Если текущее состояние опрашиваемого датчика изменилось относительно зафиксированного ранее и занесенного в регистр - ОЗУ 9, на входы компаратора 8 поступают разные по уровню сигналы, а сигнал на выходе 8 становится равным «1», в противном случае выходной сигнал компаратора оказывается равным «0». Факт изменения сигнала от датчика условно назовем «событием» - основанием для последующей передачи информации. Сигнал компаратора, отображающий результат сравнения «старого» и «нового» значений сигналов от датчика, фиксируется триггером 11 по сигналу «1» на его третьем (С) входе при появлении сигнала «1» на четвертом выходе распределителя 28, т.е. со сдвигом на один микротакт относительно момента фиксации сигнала от регистра 9 триггером 10 и подачи сигнала на второй (D) вход триггера 11. После перевода триггера 11 в состояние «1» сигнал с его первого (прямого) выхода через ИЛИ 16 подается на второй (D) вход, блокируя возврат триггера 11 в состояние «0» независимо от соотношения текущих и ранее занесенных в регистр сигналов, отображающих состояние других датчиков. Таким образом, триггер 11 после однократного перевода в состояние «1», т.е. после фиксации хотя бы одного «события», сохраняет установленное состояние до окончания этапа сравнения сигналов от всех датчиков. Этап завершается при образовании импульсного сигнала формирователем 23, который через И 24, ИЛИ 88 подается на первый (С) вход распределителя 27 и на R вход счетчика 6. Распределитель 27 переходит в очередное состояние - сигнал «1» образуется на его выходе 2-Р. Если к этому моменту не зафиксировано ни одно «событие», триггер 11 остается в состоянии «0», а на его втором (инверсном) выходе образуется сигнал «1». Сигнал от 11 подается на второй (D) вход триггера 12. По фронту сигнала 2-Р, который подается на третий (С) вход, триггер 12 переводится в состояние «1», в результате чего распределитель 27 сигналом по третьему (R) входу возвращается в начальное состояние. Устройство возвращается на этап сравнения текущих и ранее занесенных в регистр - ОЗУ 9 сигналов от датчиков. При переходе на каждый новый этап работы по сигналу от формирователя 23, поступающему на четвертый (R) вход, триггер 11 возвращается в начальное состояние. После возврата распределителя 27 в начальное состояние сигналом «1» с выхода 1-Р триггер 12 возвращается (по входу R) в начальное состояние.

Если к моменту формирования сигнала «1» на выходе 2-Р триггер 11 переведен в состояние «1», на его втором выходе образован сигнал «0», триггер 12 не переводится в состояние «1», а распределитель 27 не возвращается в начальное состояние, устройство переходит на этап 2-Р.

На этапе 2-Р проводится запись текущих сигналов от датчиков в регистр - ОЗУ 9. На вход ИЛИ-НЕ 32 подается сигнал «1», поэтому сигналы, формируемые на выходах коммутатора 3, идентичны формировавшимся на этапе 1-Р. Сигнал «1» подается на вход ИЛИ 17, поэтому на вход управления (У) регистра - ОЗУ 9 подан сигнал «1» с выхода ИЛИ 17. Этим сигналом регистр - ОЗУ 9 переводится в режим записи информации от всех датчиков, начиная с первого, так как счетчик 6 к началу этапа 2-Р установлен в начальное состояние. На втором микротакте каждого такта по сигналу «1» с выхода ИЛИ 13, поданному на вход разрешения (Р) регистра - ОЗУ 9, сигнал от коммутатора 4, повторенный на выходе ИСКЛЮЧАЮЩЕГО ИЛИ 31 и поданный на информационный (И) вход 9, записывается в выбранную ячейку регистра - ОЗУ 9. Номер ячейки определяется адресными сигналами на входах 1А...mA мультиплексора 7 и регистра - ОЗУ 9. К моменту окончания этапа 2-Р в регистр - ОЗУ 9 оказываются записанными сигналы, соответствующие текущим состояниям всех «n» датчиков.

На очередном этапе 3-Р устанавливается тайм-аут, который отделяет моменты начальной и повторной записи данных в регистр - ОЗУ 9 и уменьшает вероятность искажения информации помехами в цепях связи датчиков с кодером, реализованным на счетчике 6, мультиплексоре 7, коммутаторах 2, 3 и 4, ИСКЛЮЧАЮЩЕМ ИЛИ 31.

Этап 4-Р выделяется для диагностики работоспособности общих и индивидуальных узлов устройства и отсутствия повреждений цепей связи датчиков блока 1 с кодером. На этапе 4-Р сигнал «1» на входы ИЛИ-НЕ 32 не подается, поэтому сигнал на его выходе равен «1», а коммутатор 3 остается в нерабочем состоянии. В рабочее состояние переводится коммутатор 2. Сигнал, который формируется коммутатором 2, определяется для каждого датчика в отдельности в зависимости от сигнала, ранее записанного в регистр - ОЗУ 9. На втором микротакте на вход разрешения (Р) регистра - ОЗУ 9 с выхода ИЛИ 13 подается рабочий сигнал, причем на указанном микротакте на вход управления (У) подается сигнал «0» с выхода ИЛИ 17, а на адресный вход (m+1)А подается сигнал "0" с выхода ИЛИ 18. В результате регистр - ОЗУ 9 оказывается в режиме считывания информации из ячеек, в которые ранее, на этапе 2-Р, была занесена информация. Считываемые из 9 сигналы подаются на второй (D) вход триггера, а на третьих микротактах переносятся в триггер 10 по сигналу «1» на третьем входе. Как было показано ранее, на этапе 2-Р в регистр - ОЗУ 9 записывается сигнал «1», если контакт опрашиваемого датчика замкнут. Для диагностики работоспособности элементов схемы и цепей связи датчика с кодером на этапе 4-Р для таких датчиков проверяется отсутствие короткого замыкания цепи связи датчика с кодером. В рассматриваемом случае сигнал «1» с первого выхода триггера 10 поступает на первый вход И-НЕ 30. Так как и на второй вход И-НЕ 30 подан сигнал «1», на выходе элемента образуется сигнал «0». Замыкается цепь: выход «U» источника питания - параллельные ветви из резистора 41 и перехода эмиттер-база транзистора 37 - резистор 42 - вход 3 коммутатора 2 - выход И-НЕ 30 - выход «0» источника питания. Как было указано ранее, резистор 41 фиксирует рабочую точку транзистора 37, а резистор 42 определяет рабочий ток транзистора 37. Ток во входной цепи 37 приводит к появлению тока в выходной цепи: выход «U» источника питания - переход эмиттер-коллектор 37 - стабилитрон 38 - резистор 43 - второй (общий) выход блока 1 - узел 1-1...1-n, соответствующий номеру опрашиваемого датчика, - стабилитрон 35 - диод 34 - информационный вход мультиплексора 7, соответствующий номеру опрашиваемого датчика, - выход «В» мультиплексора 7 - стабилитрон 53 коммутатора 4 - параллельные ветви из резистора 54 и перехода база-эмиттер транзистора 52 - выход «0» источника питания. Если из рассмотренной цепи не исключен стабилитрон 35 (цепь связи датчика с кодером не замкнута), уровень выходного рабочего сигнала коммутатора 2 оказывается меньше порогового уровня для рассмотренной цепи. В результате транзистор 52 коммутатора 4 остается в нерабочем состоянии, ток в выходной цепи 52 отсутствует, уровень сигнала на выходе коммутатора 4 равен «1». Так как на второй вход ИСЛЮЧАЮЩЕГО ИЛИ 31 в рассматриваемом режиме работы подан сигнал «1», элемент 31 выполняет функцию инвертора. В результате для рассмотренного случая сигнал на выходе 31 и информационном входе регистра - ОЗУ 9 равен «0». На четвертом микротакте на разрешающий (Р) вход рег