Устройство командного управления фазовращателями фазированной антенной решетки

Устройство командного управления фазовращателями фазированной антенной решетки

Иллюстрации

Показать все

Реферат

Изобретение относится к области фазированных антенных решеток (ФАР) с электронным сканированием луча, в частности к системам управления лучом и формирования диаграммы направленности (ДН), к системам фазирования на основе командного метода управления фазовращателями (ФВ), переключателями поляризаций (ПП), и может быть использовано при создании многоэлементных антенных систем с высокой скоростью сканирования луча с минимальным количеством управляющих проводников в антенной системе и с высокой надежностью функционирования, также для снижения стоимости антенной решетки (АР) за счет использования и установки ферритовых ФВ в АР без их предварительного отбора и разбраковки по фазовременным, фазотемпературным характеристикам с возможностью в дальнейшем поэлементной индивидуальной настройки и калибровки каналов в составе собранной АР, также для минимизации энергии перемагничивания ферритовых ФВ и ПП путем реализации алгоритма адаптивного формирования индивидуальной длительности импульсов сброса с учетом результатов измерения длительности импульса тока намагничивания ФВ (ПП) по предельному циклу петли гистерезиса.

Известны устройства формирования команд управления ФВ с поэлементным и строчно-столбцевым управлением [1, 2]. При поэлементном управлении ФВ коды управления вычисляются последовательно в едином для всей ФАР централизованном вычислительном устройстве и подаются на каждый отдельный ФВ. При строчно-столбцевом формировании команд управления ФВ в едином централизованном для всей ФАР блоке последовательно производятся операции с умножением величин, составляющих фазы по координатам азимута и угла места, а затем эти составляющие суммируются между собой и с индивидуальными фазовыми поправками для каждого фазируемого элемента ФАР. Недостатками известных устройств управления ФВ при построении многоэлементных антенных систем являются большие временные затраты, производимые на последовательные вычислительные операции, снижающие скорость сканирования луча, большое количество управляющих проводников в антенной системе и низкая надежность функционирования, обусловленная централизованным характером исполнения аппаратуры.

Наиболее близким по технической сущности к заявляемому устройству является выбранное в качестве прототипа устройство формирования команд управления ферритовыми ФВ ФАР [3, 4], использующее строчно-столбцевой алгоритм расчета кодов фазового сдвига элементов антенной решетки, содержащее единый, централизованный для всей ФАР блок управления лучом (БУЛ), рассчитывающий последовательно составляющие фазы по координатам азимута и угла места, а затем суммирующие эти составляющие между собой и с индивидуальной фазовой поправкой для данного фазируемого элемента ФАР в устройствах управления, расположенных конструктивно ближе к фазируемым элементам, чем БУЛ.

Недостатками известного устройства являются:

- низкая скорость на этапах расчета кодов составляющих фазы по координатам азимута и угла места, обусловленная последовательным характером вычислительных операций в микроконтроллере TN80C196КС20 блока БУЛ, приводящая к снижению скорости сканирования луча антенного комплекса;

- большое количество управляющих линий связи в сечении БУЛ - устройства управления, конструктивно расположенных ближе к фазируемым элементам АР, доходящее до 105 линий связи;

- низкая надежность функционирования антенного комплекса в части управления лучом, обусловленная общим, единым для всей АР, блоком БУЛ, выход из строя которого приводит к потере управления лучом всего антенного комплекса, также низкая надежность функционирования комплекса, обусловленная наличием и использованием в устройствах управления общих элементов, таких как FLASH память, для хранения индивидуальных фазовременных характеристик ферритовых ФВ для группы (подрешетки) излучающих элементов;

- значительная энергия перемагничивания ферритовых ФВ (<50 мкДж [5]) в режимах их сброса в исходное состояние, обусловленная протеканием большого тока омического сопротивления обмотки при формировании импульса сброса, длительность которого превышает длительность импульса тока перемагничивания по предельному циклу петли гистерезиса;

- отсутствие возможности микроминиатюризации при таком структурном построении устройства с целью интеграции его в конструктив фазируемого элемента АР.

Целью предлагаемого изобретения является: повышение скорости переключения луча в любом произвольном направлении сектора сканирования; повышение надежности функционирования антенной системы в части формирования ДН и управления лучом; уменьшение количества управляющих связей в антенной системе; минимизация энергии перемагничивания ферритовых ФВ при управлении ими. Кроме того, целью изобретения является возможность индивидуальной температурной компенсации уходов фазы ФВ с использованием цифровых вычислительных процедур. Помимо этого, целью изобретения является уменьшение массогабаритных параметров устройства для встраивания их в единый конструктив каждого фазируемого элемента АР.

Указанные цели достигаются тем, что по меньшей мере в состав каждого фазируемого элемента ФАР введены: цифровой процессор данных с оперативной и FLASH памятью, для хранения и использования индивидуальных фазовременных, фазотемпературных характеристик ФВ при управлении ими и для автономной реализации алгоритма вычисления фазового состояния данного фазируемого элемента ФАР, встроенная система контроля для реализации алгоритма адаптивного формирования длительности импульсов сброса фазовращателя путем измерения длительности импульса тока намагничивания по предельному циклу петли гистерезиса ферритового ФВ и схемы ограничения максимальной величины протекающих токов в цепи питания токовых ключей драйверов данного фазируемого элемента ФАР, кроме того, устройство дополнительно содержит интерфейс универсального последовательного канала, соединенный с информационными выводами цифрового процессора данных, при этом входы интерфейсов универсальных последовательных каналов всех фазируемых элементов антенной решетки информационно соединены между собой и с управляющим выходом центрального вычислительного устройства (ЦВУ), образуя мультиплексную сетевую структуру информационных связей, помимо этого, устройство дополнительно содержит датчик температуры для возможной компенсации уходов фазы от температуры ФВ данного фазируемого элемента, АЦП и соответствующий интерфейсный канал, при этом аналоговый выход датчика температуры соединен с входом АЦП, выход которого через соответствующий интерфейсный канал соединен с одним из портов цифрового процессора данных, кроме того, встроенная система контроля содержит логический элемент ИЛИ, компаратор, ЦАП и цифровой измеритель длительности импульсов, при этом входы элемента ИЛИ соединены с соответствующими выходами токовых ключей, а выход элемента ИЛИ соединен с одним из входов компаратора, другой вход которого соединен через ЦАП с одним из командных выходов цифрового процессора данных, причем выход компаратора через цифровой измеритель длительности импульсов соединен с одним из информационных входов цифрового процессора данных, помимо этого, при наличии в каждом фазируемом элементе антенной решетки переключателя поляризаций с обмотками управления и драйверами с токовыми ключами, соединенными с обмотками управления, дополнительно введены схемы ограничения максимальной величины протекающего тока в цепи питания токового ключа установки поляризаций, при этом выход токового ключа соединен с одним из входов элемента ИЛИ встроенной системы контроля, кроме того, устройство выполнено в виде монолитной интегральной микросхемы типа СБИС на основе "системы на кристалле".

Сопоставительный анализ с прототипом показывает, что заявляемое устройство отличается наличием по меньшей мере в каждом фазируемом элементе ФАР цифрового процессора данных с оперативной и FLASH памятью, встроенной системой контроля, схемой ограничения максимальной величины протекающих токов в цепи питания каждого токового ключа сброса и установки фазы и поляризации данного фазируемого элемента ФАР, датчика температуры, интерфейса универсального последовательного канала, соответствующих связей между вводимыми элементами и возможностью микроминиатюризации всего устройства до монолитной интегральной микросхемы типа СБИС на основе "системы на кристалле".

Проведенный анализ уровня техники, включающий поиск по патентным и научно-техническим источникам информации и выявление источников, содержащих сведения об аналогах заявляемого изобретения, позволяет установить, что заявителями не обнаружены технические решения, характеризующиеся признаками, идентичными всем существенным признакам заявленного изобретения. Определение из перечня выявленных аналогов прототипа позволило выявить совокупность существенных (по отношению к усматриваемому заявителем техническому результату) отличительных признаков в заявляемом объекте, изложенных в формуле изобретения. Следовательно, заявляемое изобретение соответствует требованию "новизна" по действующему законодательству. Сведений об известности отличительных признаков известных технических решений с достижением такого же, как у заявляемого устройства, положительного эффекта не имеется. На основании этого сделан вывод, что предлагаемое техническое решение соответствует критерию "изобретательский уровень".

На фиг.1 представлена блок-схема устройства командного управления фазовращателями фазированной антенной решетки. На фиг.2 представлена блок-схема алгоритма определения длительности импульса перемагничивания фазовращателя по предельному циклу петли гистерезиса. На фиг.3 приведена эквивалентная схема цепи управления обмоткой установки фазы фазовращателя. На фиг.4 приведена временная диаграмма импульсов управления обмоткой фазовращателя.

Устройство командного управления фазовращателями фазированной антенной решетки (фиг.1) содержит фазируемый элемент 1 АР, состоящий из обмоток сброса 2 и набора 3 фазы ФВ и обмоток сброса 4, установки 5 поляризаций ПП, соответственно соединенных с выходами токовых ключей 6 драйверов 7 сброса и установки, при этом вход каждого токового ключа 6 соединен со схемой ограничения максимальной величины протекающего тока 8 в цепи питания Е каждого токового ключа сброса и установки фазы (поляризации). Устройство также содержит многоканальный формирователь импульсов управления 9, управляющие выходы которого соединены с управляющими входами токовых ключей 6 через драйверы 7, а вход многоканального формирователя 9 соединен с одним из управляющих выходов цифрового процессора данных 10 с оперативной 11 и FLASH 12 памятью. Устройство, кроме того, содержит встроенную систему контроля 13, состоящую из логического элемента ИЛИ 14, компаратора 15, ЦАП 16 и цифрового измерителя длительности импульсов 17, при этом входы элемента ИЛИ 14 соединены с выходами токовых ключей установки 6 фазы и поляризации, а выход элемента ИЛИ 14 соединен с одним из входов компаратора 15, другой вход которого соединен через ЦАП 16 с одним из командных выходов цифрового процессора данных 10, причем выход компаратора 15 через цифровой измеритель длительности импульсов 17 соединен с одним из информационных входов цифрового процессора данных 10. Устройство дополнительно содержит датчик температуры 18, аналоговый выход которого соединен с входом АЦП 19, а выход последнего через соответствующий интерфейсный канал 20 соединен с одним из портов цифрового процессора данных 10. Устройство помимо этого содержит интерфейс универсального последовательного канала 21, соединенный с информационными выводами цифрового процессора данных 10, при этом входы интерфейсов универсальных последовательных каналов 21 всех фазируемых элементов 1 АР информационно соединены между собой и с управляющим выходом ЦВУ 22, образуя мультиплексную сетевую структуру информационных связей 23. Устройство, кроме того, допускает исполнение его в виде монолитной интегральной микросхемы 24 типа СБИС на основе "системы на кристалле".

Работа устройства происходит следующим образом. Отдельной командной посылкой от ЦВУ 22, поступающей на все фазируемые элементы 1 АР, инициируется тестовый режим определения максимальной длительности импульсов намагничивания по предельному циклу петли гистерезиса для каждого ФВ АР. Для этого процессор 10 устройства 24 в соответствии с принятым алгоритмом работы (фиг.2) формирует циклическую последовательность соответствующих импульсов управления R_i, S_i обмотками 2, 3 ФВ с нарастающей длительностью импульсов τ_R, τ_S от цикла к циклу, при этом импульс сброса τ_R на обмотке 2 превышает длительность импульса установки фазы τ_S на обмотке 3 в каждом цикле. Одновременно с этим производится измерение длительности импульса установки фазы Т_S в каждом цикле последовательности импульсов с помощью встроенной схемы контроля 13. Процессор 10 посредством ЦАП 16 устанавливает необходимый уровень (фиг.4) порогового напряжения Uo компаратора 15 для измерения реальной длительности импульса. Импульс на выходе компаратора 15 преобразуется в двоичный код с помощью цифрового измерителя длительности импульсов 17. При превышении длительности импульса управления на обмотке ФВ над длительностью импульса по предельному циклу петли гистерезиса благодаря включенной схеме ограничения 8 максимальной величины тока Io (фиг.3) на обмотке 3 ФВ из-за исчезновения индуктивной составляющей комплексного сопротивления формируется импульс ступенчатой формы (фиг.4). Когда в соответствии с алгоритмом работы процессора 10 результаты измерения длительности импульсов T_S фиксируют момент прекращения изменения длительности δ<к, происходит запоминание полученной максимальной длительности импульса T_{S max} в FLASH памяти 12 устройства. Полученная и сохраненная в памяти 12 величина длительности импульса T_{S max} в дальнейшем используется для формирования соответствующей длительности импульса сброса R_i на обмотке 2 ФВ. Таким образом, длительность импульса сброса фазы R_i ФВ, адаптированная к длительности импульса намагничивания по предельному циклу петли гистерезиса T_{S max} ФВ, позволяет получить минимизированную энергию переключения в режиме сброса фазы. При наличии в фазируемом элементе 1 АР переключателя поляризаций с обмотками управления 4, 5 процессор 10 устройства аналогично осуществляет управление ими в соответствии с принятым алгоритмом работы. Для измерения длительности импульсов ФВ и ПП, происходящих в разные промежутки времени, служит логическая схема ИЛИ 14.

Формирование диаграммы направленности и управление лучом ФАР с использованием предложенного устройства происходит следующим образом.

Известно, что для установки оси луча антенны в направлении θ_х, θ_у фазируемый элемент антенны с номером m n, находящийся на пересечении m-й строки и n-го столбца, должен излучать электромагнитные колебания с фазой

где ;

d_x и d_y - расстояния между столбцами и строками; λ - длина волны;

F_{m n} - индивидуальная фазовая поправка данного фазируемого элемента для коррекции и изменения фазового распределения в апертуре ФАР.

От ЦВУ 22 через мультиплексный канал 23 на все фазируемые элементы 1 антенной решетки одновременно поступает единая командная посылка установки луча в заданное положение пространства, которая принимается процессорами 10 через интерфейсы 21. Командная посылка установки луча содержит величины Δϕ_х и Δϕ_у, участвующие в вычислении необходимого фазового сдвига данного фазируемого элемента АР по алгоритму (1). Командная посылка также содержит биты управления переключателем поляризаций. Величины F_{m n}, m, n, участвующие в алгоритме (1), носят индивидуальный характер, заранее записаны и хранятся в FLASH памяти 12 устройства. Промежуточные цифровые данные при реализации вычислительного процесса по алгоритму (1) и других вычислительных операций хранятся в оперативной памяти 11 устройства. Процедура преобразования полученных двоичных кодов фазы в коды управления ФВ в соответствии с индивидуальными фазовременными и фазотемпературными характеристиками происходит с использованием FLASH памяти 12. Перед установкой требуемого фазового сдвига на ферритовом ФВ осуществляется сброс фазы предыдущего набора формированием импульса определенной длительности T_{S max} на обмотке сброса 2 фазы ФВ. Как было показано выше, использование импульса сброса T_{S max} позволяет минимизировать энергию перемагничивания ферритового ФВ. Преобразование двоичных кодов управления ФВ в импульсы соответствующей длительности осуществляется с помощью многоканального формирователя импульсов управления 9.

Фазовременные и фазотемпературные характеристики ФВ могут быть измерены и получены на специальном стендовом оборудовании для отбраковки и выбора "годных" ФВ, устанавливаемых в АР. Чем выше требования к параметрам выбора "годных", тем меньше количество "годных" ФВ, удовлетворяющих требованиям для установки в АР. Процедура отбраковки и выбора ФВ является трудоемкой операцией, что приводит к удорожанию стоимости "годных" ФВ и всего антенного комплекса. Однако в этом случае отпадает необходимость калибровки каналов в составе собранной АР.

При расширении параметров допуска отбраковки ФВ и установки их в АР появляется необходимость настройки (калибровки) каналов в составе собранной АР. Современные антенные измерительные средства и "бесконтактные" коммутационные методы калибровки каналов путем измерения суммарного поля излучения и компьютерной обработки данных без применения фазометрической аппаратуры позволяют получать фазовременные и фазотемпературные характеристики ФВ каждого канала АР. Полученные индивидуальные характеристики ФВ через ЦВУ 22 вводятся в FLASH память 12 каждого процессора 10 устройства 24 для использования их соответствующим образом при управлении ФВ. Установка в АР фазовращателей с расширенным допуском отбраковки (менее дорогостоящих ФВ) для многоэлементных антенных систем дает возможность снижения их стоимости.

Реализация алгоритма вычисления фазового сдвига (1) каждым элементом антенны с использованием процессора 10 и одновременно всеми фазируемыми элементами АР максимально увеличивает скорость переключения луча в секторе сканирования. Также применение процессора 10 для обработки и хранения индивидуальных фазовременных характеристик ферритовых фазовращателей позволяет минимизировать энергию переключения фазовращателей, кроме того, позволяет в многоэлементных АР устанавливать фазовращатели без предварительной их отбраковки и настройки в составе собранной АР. Независимая друг от друга и автономная работа всех элементов 24 устройства позволяет повысить надежностные характеристики антенной системы в части формирования ДН и управления лучом. Любые отказы и неправильное функционирование одиночных элементов 24 устройства не приводят к потере управления лучом всей АР. Исполнение элементов 24 устройства в конструктиве ФВ или в непосредственной близости от него позволяют минимизировать количество линий связи (проводников) в сечении ЦВУ 22 - антенная решетка, так как на все интерфейсы устройств фазируемых элементов поступает единая входная командная посылка.

На макетном образце устройства в качестве последовательного интерфейса использовался стандартый интерфейс RS-485. Выходные ключи 6 предлагаемого устройства подключались к обмоткам ферритового фазовращателя ФВФН5-1 круговой поляризации, энергия перемагничивания не превышала величины 5 мкДж. Макетный образец изделия имел возможность управления фазовращателем ФВФН5-1 и переключателем поляризации различных поляризаций (линейной, круговой, ортогональной) в любой последовательности. В устройстве заложена возможность контроля работоспособности ФВ по трем критериям: обрыв в цепи управления обмотки, короткое замыкание в цепи управления обмотки, нормальное подключение обмотки (наличие индуктивной нагрузки при управлении обмоткой с возможностью измерения длительности импульса). Естественным являются различные варианты исполнения предлагаемого устройства в зависимости от конструктивных отличий ФВ, системных требований и т.д.

Предложенное устройство является функционально законченным интеллектуальным антенным элементом управления, позволяющим непосредственно исполнять сложные команды от ЦВУ, автономно и независимо вычислять фазовый сдвиг фазируемого элемента АР, управлять обмотками ферритового ФВ и ПП с учетом их индивидуальных фазовременных, фазотемпературных характеристик для повышения качества управления фазовым распределением, в том числе и в диапазоне рабочих температур, уменьшения энергии перемагничивания в режиме сброса фазы/поляризации.

Источники информации

1. Самойленко В.И., Шишов Ю.А. Управление фазированными антенными решетками. - М.: Радио и связь, 1983, с.165-199.

2. Шишов Ю.А. Управление диаграммой направленности радиолокационных фазированных антенных решеток. - Зарубежная радиоэлектроника, 1980, №4, с.3-29.

3. Лоскутов Б.П., Незвинский А.Н., Петровский А.Е. Результаты разработки семейства блоков управления лучом, унифицированных для применения в различных фазированных решетках. - Антенны, вып.2 (93), 2005, с.48-50.

4. Воронежцев А.В., Старшинова Е.И., Синани А.И., Баринов Н.Н., Незвинский А.Н. Системы фазирования ФАР. - Антенны, вып.2 (93), 2005, с.43-47.

5. Зеленюк Ю.И., Чалых А.Е., Старшинова Е.И., Митин B.A., Фролов И.И., Поликашкин Р.В., Соколов В.Г. Результаты освоения устройств фазирования и излучения ФАР в серийном производства. - "Мир авионики", №4, 2003, с.16-18.

1. Устройство командного управления фазовращателями фазированной антенной решетки (ФАР), состоящее из фазируемых элементов, каждый из которых содержит обмотки управления ферритовым фазовращателем, драйверов сброса и установки фазы для каждого фазовращателя с токовыми ключами сброса и установки фазы, соединенными соответственно с обмотками управления, многоканального формирователя импульсов управления токовыми ключами сброса и установки фазы, центрального вычислительного устройства, отличающееся тем, что по меньшей мере в состав каждого фазируемого элемента ФАР введены цифровой процессор данных с оперативной и FLASH памятью, для хранения и использования индивидуальных фазовременных, фазотемпературных характеристик фазовращателей при управлении ими и для автономной реализации алгоритма вычисления фазового состояния данного фазируемого элемента ФАР, встроенная система контроля для реализации алгоритма адаптивного формирования длительности импульсов сброса фазовращателя путем измерения длительности импульса тока намагничивания по предельному циклу петли гистерезиса ферритового фазовращателя и схемы ограничения максимальной величины протекающих токов в цепи питания токовых ключей драйверов данного фазируемого элемента ФАР.

2. Устройство по п.1, отличающееся тем, что оно дополнительно содержит интерфейс универсального последовательного канала, соединенный с информационными выводами цифрового процессора данных, при этом входы интерфейсов универсальных последовательных каналов всех фазируемых элементов антенной решетки, информационно соединены между собой и с управляющим выходом центрального вычислительного устройства, образуя мультиплексную сетевую структуру информационных связей.

3. Устройство по п.1, отличающееся тем, что оно дополнительно содержит датчик температуры для возможной компенсации уходов фазы от температуры фазовращателя данного фазируемого элемента, АЦП и соответствующий интерфейсный канал, при этом аналоговый выход датчика температуры соединен с входом АЦП, выход которого через соответствующий интерфейсный канал соединен с одним из портов цифрового процессора данных.

4. Устройство по п.1, отличающееся тем, что встроенная система контроля содержит логический элемент ИЛИ, компаратор, ЦАП и цифровой измеритель длительности импульсов, при этом входы элемента ИЛИ соединены с соответствующими выходами токовых ключей, а выход элемента ИЛИ соединен с одним из входов компаратора, другой вход которого соединен через ЦАП с одним из командных выходов цифрового процессора данных, причем выход компаратора через цифровой измеритель длительности импульсов соединен с одним из информационных входов цифрового процессора данных.

5. Устройство по п.1 или 4, отличающееся тем, что при наличии в каждом фазируемом элементе антенной решетки переключателя поляризаций с обмотками управления и драйверами с токовыми ключами, соединенными с обмотками управления, дополнительно введены схемы ограничения максимальной величины протекающего тока в цепи питания токового ключа, при этом выход токового ключа установки поляризаций соединен с одним из входов элемента ИЛИ встроенной системы контроля.

6. Устройство по п.1, отличающееся тем, что оно выполнено в виде монолитной интегральной микросхемы типа СБИС на основе "системы на кристалле".