Высокоскоростной синтезатор синусоидальных сигналов прямого синтеза

Высокоскоростной синтезатор синусоидальных сигналов прямого синтеза

Иллюстрации

Показать все

Реферат

Изобретение относится к радиотехнике и может быть использовано в связной и измерительной аппаратуре для синтеза синусоидальных сигналов.

Синтезаторы прямого синтеза в настоящее время нашли широкое распространение в измерительной и связной аппаратуре. Впервые такой синтезатор прямого синтеза описан в патенте США № 3654450, выданном в 1972 г. на имя Джозефа А.Вебба. Данное устройство выбрано в качестве прототипа. Функциональная схема прототипа приведена на фиг.3, а временные диаграммы, поясняющие его работу, - на фиг.4. Прототип содержит последовательно соединенные устройство выбора частот 1, N-разрядный сумматор 2, регистр сдвига 6, выход которого соединен со вторым входом сумматора 2, постоянное запоминающее устройство (ПЗУ) 9 и цифроаналогового преобразователь (ЦАП) 12. Ко второму входу регистра 6 подключен генератор тактовой частоты 4.

Прототип работает следующим образом. Генератор тактовой частоты 4 вырабатывает меандр с частотой f_T (временная диаграмма а на фиг.4), который служит для тактирования всех элементов синтезатора прямого синтеза. Устройство выбора частот 1 в зависимости от необходимой выходной частоты формирует на втором входе сумматора 2 код приращения фазы Δϕ. Код с выхода сумматора 2 защелкивается регистром 6. С выхода регистра 6 выходной код подается на ПЗУ 9 и обратно на первый вход сумматора 2. В результате код на выходе регистра 6 на каждом такте увеличивается на Δϕ (временная диаграмма b на фиг.4). Так происходит до тех пор, пока сумматор 2 не переполнится. После этого код на выходе регистра 6 скачком уменьшается и опять начинает постепенно увеличиваться. В результате код на выходе регистра 6 постоянно пилообразно изменяется, образуя мгновенные отсчеты фазы синтезируемого сигнала. С выхода регистра 6 код фазы подается на таблицу значений косинуса, выполненную на ПЗУ 9, где преобразуется в амплитудные значения синтезируемого сигнала. В результате на выходе ПЗУ 9 формируются отсчеты синусоидального сигнала с частотой дискретизации f_T (временная диаграмма с на фиг.4). При необходимости синтезированный сигнал может быть преобразован в аналоговую форму с помощью ЦАП 12.

Тактовая частота f_T, частота выходного сигнала синтезатора f_OUT, код приращения фазы Δϕ и число разрядов сумматора N связаны следующим соотношением:

Недостатком прототипа является то, что при реализации на микросхемах программируемой логики или в виде специализированных микросхем максимальная скорость работы прототипа определяется в основном задержками сигнала в сумматоре 2 и ПЗУ 9, которые обычно составляют около 80% тактового интервала на максимальной скорости. Задержки в регистре 6 существенно меньше и могут составлять менее 20% тактового интервала.

Цель изобретения - увеличение скорости работы синтезатора прямого синтеза.

Для достижения указанной цели предлагается высокоскоростной синтезатор, содержащий последовательно соединенные устройство выбора частот, N-разрядный сумматор, регистр сдвига, выход которого подключен к второму входу N-разрядного сумматора, а также генератор тактовой частоты, ПЗУ и цифроаналоговый преобразователь. Согласно изобретению в него введены последовательно соединенные второй N-разрядный сумматор, второй регистр сдвига, второе ПЗУ и мультиплексор, а также третий регистр сдвига и делитель частоты на два, при этом выход первого регистра сдвига подключен к первым входам второго N-разрядного сумматора и третьего регистра сдвига, выход которого через первое ПЗУ подключен к первому входу мультиплексора, выход которого подключен ко входу аналого-цифрового преобразователя; первый выход генератора тактовой частоты через делитель частоты на два подключен ко вторым входам первого, второго и третьего регистров сдвига и к третьему входу мультиплексора; второй выход генератора тактовой частоты подключен к третьим входам первого, второго и третьего регистров сдвига; выход второго N-разрядного сумматора подключен к первому входу второго регистра сдвига, выход которого через второе ПЗУ соединен со вторым входом мультиплексора; второй выход устройства выбора частот подключен ко второму входу второго N-разрядного сумматора.

Предлагаемый высокоскоростной синтезатор прямого синтеза позволяет существенно (более чем в 2 раза) увеличить максимальную тактовую частоту по сравнению с прототипом при реализации на такой же элементной базе.

Сочетание отличительных признаков и свойств предлагаемого синтезатора из литературы не известны, поэтому он соответствует критериям новизны и изобретательского уровня.

На фиг.1 приведена функциональная схема устройства.

На фиг.2 - временные диаграммы, поясняющие его работу.

На фиг.3 приведена функциональная схема прототипа.

На фиг.4 - временные диаграммы, поясняющие его работу.

Синтезатор содержит (фиг.1) устройство выбора частот 1, выходы которого подключены к первому входу первого N-разрядного сумматора 2 и второму входу второго N-разрядного сумматора 3, а также последовательно соединенные генератор тактовой частоты 4 и делитель частоты на два 5, выходы которых подключены к третьим и вторым входам первого, второго и третьего регистров сдвига 6, 7, 8 соответственно. Выход регистра сдвига 6 подключен к первому входу сумматора 3, выход которого соединен с первым входом регистра 7, к первому входу регистра 8 и ко второму входу сумматора 2, выход которого соединен с первым входом регистра 6. Выход регистра 8 через первое ПЗУ 9, а выход регистра 7 через второе ПЗУ 10 подключены соответственно к первому и второму входам мультиплексора 11, выход которого соединен с ЦАП 12. Выход делителя частоты на два 5 подключен к третьему входу мультиплексора 11.

Предлагаемый высокоскоростной синтезатор прямого синтеза работает следующим образом. Тактовая частота f_T, вырабатываемая в генераторе 4 (временная диаграмма d на фиг.2) делится на 2 в делителе 5 (временная диаграмма е на фиг.2). Полученный меандр с частотой f_T/2 подается на вход разрешения регистров 6, 7 и 8. В результате они переключаются не на каждый такт частоты f_T, а через один. С устройства выбора частот 1 на сумматор 3 подается код приращения фазы Δϕ, а на сумматор 2 - удвоенный код приращения фазы 2Δϕ. В результате каждый такт частоты f_T/2 не на выходе регистра 6 формирует код фазы в виде 0, 2Δϕ, 4Δϕ, 6Δϕ, ... (временная диаграмма f на фиг.2). В результате суммирования полученной последовательности с шагом изменения фазы Δϕ в сумматоре 3 на выходе регистра 7 имеем последовательность Δϕ, 3Δϕ, 5Δϕ, ... В результате на выходах регистров 8 и 7 получаем последовательность четных и нечетных выборок фазы синтезируемой синусоиды (временные диаграммы g и h на фиг.2). После вычисления функции косинуса в ПЗУ 9 и 10 на их выходах получаем последовательности четных и нечетных отсчетов синусоиды, следующих с частотой f_T/2 (временные диаграммы i и j на фиг.2).

После объединения четных и нечетных отсчетов с помощью мультиплексора 11 получаем отсчеты синтезируемой синусоиды с частотой дискретизации f_T (временная диаграмма k на фиг.4), которые могут быть преобразованы в аналоговую форму с помощью ЦАП 12.

Таким образом, в предлагаемом высокоскоростном синтезаторе прямого синтеза все элементы схемы, за исключением мультиплексора 11, работают на половинной тактовой частоте f_T/2. Так как быстродействие мультиплексора 11 существенно выше быстродействия сумматоров 2, 3 и ПЗУ 9, 10, то, по сравнению с прототипом, максимальная тактовая частота может быть увеличена более чем в 2 раза при том же быстродействии элементной базы.

Высокоскоростной синтезатор синусоидальных сигналов прямого синтеза, содержащий последовательно соединенные устройство выбора частот, первый N-разрядный сумматор и регистр сдвига, выход которого подключен ко второму входу первого N-разрядного сумматора, генератор тактовой частоты, постоянное запоминающее устройство и цифроаналоговый преобразователь, отличающийся тем, что в него введены второй N-разрядный сумматор, второй регистр сдвига, второе постоянное запоминающее устройство и мультиплексор, а также третий регистр сдвига и делитель частоты на два, при этом выход первого регистра сдвига подключен к первым входам второго N-разрядного сумматора и третьего регистра сдвига, выход которого через первое постоянное запоминающее устройство подключен к первому входу мультиплексора, выход которого подключен ко входу цифроаналогового преобразователя; первый выход генератора тактовой частоты через делитель частоты на два подключен ко вторым входам первого, второго и третьего регистров сдвига и к третьему входу мультиплексора; второй выход генератора тактовой частоты подключен к третьим входам первого, второго и третьего регистров сдвига; выход второго N-разрядного сумматора подключен к первому входу второго регистра сдвига, выход которого через второе постоянное запоминающее устройство соединен со вторым входом мультиплексора; второй выход устройства выбора частот подключен ко второму входу второго N-разрядного сумматора.