Логическая схема «и—не» («или—не»)

Логическая схема «и—не» («или—не»)

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е 233012

ИЗОБРЕТЕНИЯ

N АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскин

Социалистические

Республик

Зависимое от авт. свидетельства ¹

Заявлено 18.Х11.1967 (№ 1204144, 18-24) с присоединением заявки №

Кл. 21а>, 36/18

МПК Н 03k

УДК 681.325.65(088.8}

Приоритет

Комитет по делам изобретений и открытий ори Совете Министрое

СССР

Опубликовано 18.Xll.1968. Бюллетень № 2 за 1969 г.

Дата опубликования описания 15.11 .1969

Авторы изобретения

К. А. Петросян, С. Е. Казарян, Л. А. Григорян, В. Е. Арустамян и

P. А. Ширинян

Заявитель

ЛОГИЧЕСКАЯ СХЕМА «И — НЕ» («ИЛИ вЂ” НЕ»}

Предмет изобретения

Транзисторно-транзисторная логическая схема «И вЂ” НЕ» («ИЛИ вЂ” НЕ») относится к элементам вычислительной техники.

Известны транзисторно-транзисторные логические схемы «И — НЕ», содержащие входной и дополнительный многоэмиттерные транзисторы.

Предложенная схема отличается тем, что один из эмиттеров дополнительного многоэмиттерного транзистора соединен с базой, а другой — с коллектором инвертирующего транзистора.

Это позволяет повысить быстродействие схемы.

На чертеже приведена описываемая транзисторно-транзисторная логическая схема

«И — НЕ» («ИЛИ вЂ” НЕ»).

Она состоит из двух многоэмиттерных транзисторов 1 и 2 и инвертирующего транзистора

3. Один из эмиттеров транзистора 2 соединен с базой инвертирующего транзистора 3 и резистором 4, а другой — с коллектором транзистора 3 и выходом схемы 5. При высоком уровне на всех входах база-эмиттерные переходы транзистора 1 обратно смещены, отперт переход база †коллект. При этом отперты транзисторы 2 и 8 и благодаря нелинейной обратной связи осуществляемой двумя эмиттерными переходами многоэмиттерного

5 транзистора 2, предотвращено насыщение транзистора 8. При этом на выходе — низкий уровень.

При низком уровне, хотя бы на одном из входов «И», отперт переход база — эмиттер

10 транзистора 1, а транзисторы 2 и 8 находятся в режиме отсечки. Второй переход база — эмиттер транзистора 2 обратно смещен. При этом на выходе — высокий уровень.

Логическая схема «И вЂ” HE» («ИЛИ вЂ” HE»), содержащая входной и дополнительный мно20 гоэмиттерный транзисторы и инвертор, отличающаяся тем, что, с целью повышения быстродействия, один из эмиттеров дополнительного многоэмиттерного транзистора соединен с базой, а другой эмиттер — с коллектором

25 инвертирующего транзистора.

233012 дхоо ы

Составитель Г. С. Колотова

Техред Л. Я. Левина

Корректор О, Б. Тюрина

Редактор Е. Семанова

Типография, пр. Сапунова, 2

Заказ 508/8 Тираж 427 Подписное

ЦНИИПИ Комитета ио делам изобретений и открыгий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4