Селектор импульсов по длительности

Селектор импульсов по длительности

Реферат

Предлагаемое изобретение относится к области электронной техники и может быть использовано при создании устройств для контроля длительности сигналов от нескольких независимых источников.

Известен селектор импульсов по длительности, см., например, описанный в [1], содержащий два элемента сравнения кодов, генератор, счетчик, триггер и элементы НЕ, И-НЕ, И, ИЛИ-НЕ с соответствующими связями.

Недостаток известного селектора импульсов по длительности состоит в том, что он может контролировать длительность импульсного сигнала только на одном входе.

Наиболее близким техническим решением к предлагаемому является селектор импульсов по длительности [2], содержащий генератор, первый и второй счетчики, первый и второй дешифраторы, элемент И, выход которого является выходом селектор импульсов по длительности, при этом выходы первого счетчика соединены с соответствующими входами второго дешифратора, выход генератора соединен с синхровходом второго счетчика, выходы которого соединены с соответствующими входами первого дешифратора.

Недостаток этого селектора импульсов по длительности состоит в том, что он также может контролировать длительность импульсного сигнала только от одного источника. И поэтому для контроля сигналов от нескольких источников необходимо использовать соответствующее количество селекторов.

Задача изобретения - расширение функциональных возможностей, а именно возможности контроля нескольких входных сигналов от нескольких источников.

Эта задача достигается тем, что в селектор импульсов по длительности, содержащий генератор, первый и второй счетчики, первый и второй дешифраторы, элемент И, выход которого является выходом селектор импульсов по длительности, при этом выходы первого счетчика соединены с соответствующими входами второго дешифратора, выход генератора соединен с синхровходом второго счетчика, выходы которого соединены с n входами первого дешифратора, дополнительно введены мультиплексор, последовательный регистр, мажоритарный элемент, счетчик с изменяемым коэффициентом деления, элемент памяти и шина адреса, при этом входы мультиплексора являются входами селектора импульсов по длительности, выход мультиплексора соединен с D-входом последовательного регистра, выходы которого соединены с соответствующими входами мажоритарного элемента, а выход последнего соединен с первым входом элемента И и D-входом элемента памяти, выход которого соединен с третьим входом элемента И, выход генератора также соединен с синхровходом счетчика с изменяемым коэффициентом деления, выход t1 первого дешифратора соединен со вторым входом элемента И, выход t2 соединен с синхровходом элемента памяти, а выход t3 - с R-входом второго счетчика и синхровходом первого счетчика, выходы которого являются шиной адреса селектора импульсов по длительности и соединены с адресными входами мультиплексора, элемента памяти, и (n+1)...m входами первого дешифратора, выходы второго дешифратора соединены с соответствующими входами управления счетчика с изменяемым коэффициентом деления, а выход последнего с синхровходом последовательного регистра.

На чертеже приведена блок-схема селектора импульсов по длительности, где 1 - мультиплексор, 2 - счетчик с изменяемым коэффициентом деления, 3 - элемент И, 4 - первый счетчик, 5 - генератор, 6 - второй счетчик, 7 - первый дешифратор, 8 - элемент памяти, 9 - шина адреса, 10 - входы селектора импульсов по длительности, 11 - выход селектора импульсов по длительности, 12 - последовательный регистр, 13 - мажоритарный элемент, 14 - второй дешифратор.

В селекторе импульсов по длительности выход элемента И 3 соединен с выходом селектора импульсов по длительности 11, выход генератора 5 соединен с синхровходом счетчика с изменяемым коэффициентом деления 2 и с синхровходом второго счетчика 6, выходы которого соединены с n входами первого дешифратора 7. Входы селектора импульсов по длительности 10 соединены с входами мультиплексора 1, выход которого соединен с D-входом последовательного регистра 12. Выходы последовательного регистра 12 соединены с соответствующими входами мажоритарного элемента 13, а выход последнего соединен с первым входом элемента И 3 и D-входом элемента памяти 8. Выход элемента памяти 8 соединен с третьим входом элемента И 3. Выход t1 первого дешифратора 7 соединен со вторым входом элемента И 3, выход t2 - с синхровходом элемента памяти 8, а выход t3 - с R-входом второго счетчика 6 и синхровходом первого счетчика 4. Выходы первого счетчика 4 являются шиной адреса 9 селектора импульсов по длительности и соединены с адресными входами мультиплексора 1, элемента памяти 8, входами второго дешифратора 14 и (n+1)...m входами первого дешифратора 7. Выходы второго дешифратора 14 соединены с соответствующими входами управления счетчика с изменяемым коэффициентом деления 2, а выход последнего соединен с синхровходом последовательного регистра 12.

Селектор импульсов по длительности работает следующим образом. Генератор 5 формирует импульсы, которые поступают на синхровход второго счетчика 6 и изменяют его состояние. Код с выхода второго счетчика 6 поступает на 1...n входы первого дешифратора 7. При изменении состояния второго счетчика 6 от исходного (нулевого состояния) на выходах t1, t2, t3 первого дешифратора 7 последовательно появляются импульсы. Вначале появляется импульс на выходе t1, после его окончания, через некоторое время, появляется импульс на выходе t2, после его окончания - на выходе t3, после окончания импульса на выходе t3 вновь следует импульс на выходе t1. Т.е. элементы: генератор 5, второй счетчик 6 и первый дешифратор 7 образуют формирователь тактов, который служит для формирования последовательности тактов t1, t2 и t3. По данным тактам организована работа всего селектора импульсов по длительности. Такт t3 (импульс с выхода t3 первого дешифратора 7) служит для обнуления второго счетчика 6 и изменения на единицу состояния первого счетчика 4 (счетчика адреса). В результате первый счетчик 4 последовательно устанавливает на своем выходе адреса, соответствующие источникам сигналов. Код с выхода первого счетчика 4 поступает на шину адреса 9, и мультиплексор 1 подсоединяет соответствующий вход селектора импульсов по длительности 10 к D-входу последовательного регистра 12. В результате этого сигнал с выхода контролируемого источника будет поступать на D-вход последовательного регистра 12, и последний по каждому импульсу на своем синхровходе начнет записывать эту информацию и последовательно сдвигать ее. Эта информация с выходов последовательного регистра 12 поступит на входы мажоритарного элемента 13. Если на D-входе последовательного регистра 12 высокий логический уровень, то высокий логический уровень будет и на выходе мажоритарного элемента 13, т.к. последовательный регистр 12 будет заполнен логическими единицами. В случае наличия помех в сигнале на входе селектора импульсов по длительности эти помехи будут иногда приводить к появлению логических нолей среди единиц в последовательном регистре 12 (или при отсутствии сигнала - единиц среди нолей). Однако мажоритарный элемент 13 их «отфильтрует». Таким образом, последовательный регистр 12 и мажоритарный элемент 13 образуют фильтр. Отфильтрованный сигнал с выхода мажоритарного элемента 13 поступит на первый вход элемента И 3 и D-вход элемента памяти 8. Такт t2 служит для обновления информации в элементе памяти 8 по соответствующему адресу хранения (по переднему фронту на синхровходе элемента памяти 8 записывается информация с D-входа).

При отсутствии сигнала (низкий уровень) на входе селектора импульсов по длительности 10 низкий уровень с выхода мажоритарного элемента 13 поступит на первый вход элемента И 3 и не позволит ему пропустить такт t1 с выхода t1 первого дешифратора 7 на выход селектора импульсов по длительности 11. В случае появления сигнала (импульса), например на n-ном, входе селектора импульсов по длительности 10, по переходу первого счетчика 4 в соответствующее состояние этот сигнал поступит на вход последовательного регистра 12, и через время tф (время необходимое для фильтрации сигнала) с выхода мажоритарного элемента 13 поступит на первый вход элемента И 3 и D-вход элемента памяти 8. После этого очередной импульс с выхода t1 первого дешифратора 7 поступит на второй вход элемента И 3, однако низкий логический уровень на третьем входе элемента И 3 не пропустит такт t1 на выход селектора импульсов по длительности 11. При реализации первого дешифратора 7 время от момента появления такта t3 до момента появления такта t1 выбирается из тех условий, чтобы фильтр (последовательный регистр 12 и мажоритарный элемент 13) успел пропустить сигнал от своего входа к выходу и отфильтровать возможную помеху. После такта t1 следующий за ним такт t2 с выхода t2 первого дешифратора 7 поступит на синхровход элемента памяти 8 и запишет единицу по соответствующему адресу хранения. Через период времени, равный Т, первый счетчик 4 опять перейдет в прежнее состояние (состояние, при котором контролируемый источник сигнала n будет подсоединен мультиплексором 1 к входу последовательного регистра 12). В случае, если контролируемый сигнал на входе селектора импульсов по длительности 10 уже окончился, то такт t1 с выхода t1 первого дешифратора 7, поступив на второй вход элемента И 3 (на первом входе которого низкий уровень, а на третьем высокий), не пройдет на выход селектора импульсов по длительности 11, а следующий такт t2 с выхода 12 первого дешифратора 7 запишет в элемент памяти 8 логический ноль и тем самым приведет селектор импульсов по длительности в исходное состояние. А в случае, если импульсный сигнал на входе селектора импульсов по длительности все еще присутствует, то он поступит через фильтр (последовательный регистр 12 и мажоритарный элемент 13) на первый вход элемента И 3 (на третьем входе которого высокий уровень) и позволит такту t1 пройти на выход селектора импульсов по длительности 11, сформировав таким образом сообщение: «по данному адресу длительность импульса превышает время Т».

Учитывая наличие требования по выделяемой длительности сигнала (превышает некоторое время Т) и количество контролируемых цепей N, видно, что на контроль одного источника сигнала (датчика) приходится время t=Т:N. В случае, когда время для контроля одного датчика не превышает величину t, и все датчики одинаковы (например, необходимо отфильтровывать одинаковую помеху на всех линиях связи), можно использовать неуправляемый (с одинаковым временем фильтрации) фильтр (последовательный регистр 12 и мажоритарный элемент 13). Однако в случае, когда одни источники сигнала требуют большого времени контроля и невозможно для всех источников выделить такое время например, уровень помех на линиях от разных датчиков различен, или сигнал от датчиков может представлять не постоянную по времени величину, а серию импульсов с небольшими промежутками между ними различной длительности для разных датчиков и необходимо проводить оценку длительности данной серии импульсов, в этом случае для уменьшения суммарного времени опроса всех датчиков необходимо использовать управляемую фильтрацию (с изменяемым временем фильтрации tф для различных входов селектора импульсов по длительности) сигналов и соответственно управляемый формирователь тактов (генератор 5, второй счетчик 6 и первый дешифратор 7). Входы (n+1)...m первого дешифратора 7 необходимы для задания разного времени от момента следования такта t3 до момента следования такта t1 в зависимости от состояния шины адреса 9 (для различных входов селектора импульсов по длительности 10 своя комбинация на входах первого дешифратора 7 и соответственно свои интервалы времени между тактами).

Управление временем фильтрации осуществляется следующим образом. Код с шины адреса 9 поступает на входы второго дешифратора 14. С его выхода соответствующий код (коэффициент деления) поступит на входы управления счетчика с изменяемым коэффициентом деления 2. В результате последний будет пропускать импульсы от генератора 5 с частотой, необходимой для оптимального для данного сигнала сдвига информации в последовательном регистре 12. Такой частотой, чтобы возможные пропуски сигнала от помех могли по времени быть меньше, чем наличие сигнала в промежутке времени, необходимом для фильтрации. И соответственно количество единиц в последовательном регистре 12 при наличии сигнала превышало количество нулей, чтобы мажоритарный элемент 13 мог правильно выделять сигнал. Например, при возможной однократной помехе длительностью 2 мкс и мажоритарном элементе 13, реализованном для выборки «2 из 3», период следования тактовых импульсов с выхода счетчика с изменяемым коэффициентом деления 2 должен быть не менее 2 мкс, чтобы за время помехи не прошло два тактовых импульса и чтобы мажоритарный элемент 13 не сформировал сообщение «отсутствие сигнала». При этом для уменьшения времени фильтрации (для данного случая оно равняется трем периодам) период следования тактовых импульсов с выхода счетчика с изменяемым коэффициентом деления 2 необходимо выбирать небольшим.

Эффект от использования предлагаемого селектора импульсов по длительности в том, что он обладает расширенными функциональными возможностями - позволяет проводить контроль нескольких входных сигналов от нескольких источников одновременно. Это в свою очередь позволяет повысить надежность и снизить стоимость электронных устройств, использующих селекторы импульсов по длительности. Так пусть необходимо контролировать, например, 30 источников сигнала. В этом случае при использовании селектора импульсов по длительности - прототипа необходимо применить 30 одинаковых каналов (селекторов - прототипов), что при сравнительно простой схеме известного решения потребует гораздо больших аппаратных затрат по сравнению с предлагаемым решением и таким образом может привести к снижению надежности электронных устройств, использующих селекторы импульсов по длительности. Необходимо также отметить, что при наметившихся тенденциях: повышение плотности размещения логических элементов на единицу площади кристалла и, как следствие, создание малых кристаллов с большими возможностями и с целью снижения стоимости и размеров - размещение таких кристаллов в малых (с малым количеством выводов) корпусах микросхем. А также ориентация при создании различных устройств на использование программируемых логических схем (вся логическая часть в одной микросхеме), предлагаемое решение наиболее выгодно. Так для создания встроенного в микросхему 30-канального селектора по известному решению необходимо 30 входов, 30 выходов, т.е. 60 выводов. В предлагаемом варианте необходимо 30 входов, 1 выход и 5 разрядов адреса, т.е. 36 выводов, а в случае использования внешнего мультиплексора всего 7 выводов. Т.е. предлагаемое решение обеспечивает создание селектора импульсов по длительности с использованием более простых, а значит, и более доступных электронных компонентов.

Селектор импульсов по длительности выделяет сигналы, если их длительность превысит время от Т до 2Т. Разброс времени определяется не синхронностью появления контролируемых сигналов и формированием тактов внутри селектора импульсов. Учитывая, что контроль сигнала проводится не постоянно, а один раз за время Т, данный селектор импульсов оптимален для источников, у которых период появления сигнала превышает выявляемое время Т. Или для источников, поведение сигнала которых появляется на время Tc, где tф<Tc<Т, пропадает и через время, меньшее чем Т, появляется снова, т.е. ситуация при которой эти оба появления сигнала могут совпасть с моментами контроля, также считается необходимым условием для формирования команды «превышено контрольное время». Например, в устройствах защиты от перегрева (пожара), перегрузки и др.

Предлагаемая совокупность признаков в рассмотренных авторами решениях не встречалась для решения поставленной задачи и не следует явным образом из уровня техники, что позволяет сделать вывод о соответствии технического решения критериям "новизна" и "изобретательский уровень". В качестве элементов для реализации устройства можно использовать программируемые логические матрицы или логические элементы цифровых микросхем, например 564 и т.д. В качестве дешифратора можно использовать постоянное запоминающее устройство.

Литература

1. Патент Российской Федерации №2054798, кл. H03K 5/26, от 11.02.92. Селектор импульсов по длительности.

2. Патент Российской Федерации №2010422, кл. H03K 5/26, H03H 17/00 от 16.12.91. Селектор импульсов по длительности.

Селектор импульсов по длительности, содержащий генератор, первый и второй счетчики, первый и второй дешифраторы, элемент И, выход которого является выходом селектора импульсов по длительности, при этом выходы первого счетчика соединены с соответствующими входами второго дешифратора, выход генератора соединен с синхровходом второго счетчика, выходы которого соединены с n входами первого дешифратора, отличающийся тем, что в него дополнительно введены мультиплексор, последовательный регистр, мажоритарный элемент, счетчик с изменяемым коэффициентом деления, элемент памяти и шина адреса, при этом входы мультиплексора являются входами селектора импульсов по длительности, выход мультиплексора соединен с D-входом последовательного регистра, выходы которого соединены с соответствующими входами мажоритарного элемента, а выход последнего соединен с первым входом элемента И и D-входом элемента памяти, выход которого соединен с третьим входом элемента И, выход генератора также соединен с синхровходом счетчика с изменяемым коэффициентом деления, выход t1 первого дешифратора соединен со вторым входом элемента И, выход t2 соединен с синхровходом элемента памяти, а выход t3 - с R-входом второго счетчика и синхровходом первого счетчика, выходы которого являются шиной адреса селектора импульсов по длительности и соединены с адресными входами мультиплексора, элемента памяти, и (n+1)...m входами первого дешифратора, выходы второго дешифратора соединены с соответствующими входами управления счетчика с изменяемым коэффициентом деления, а выход последнего с синхровходом последовательного регистра.