Декодирующее устройство для канала связи

Декодирующее устройство для канала связи

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от 3ВТ. свиде.сльсгва №

Заявлено 12Л 1.1967 (№ 1163553/26-9) с присоединением заявки ¹

Кл. 21ат, 7/01,ЧПК Н 04/

УДЕ, 621.394.142(088.8) Приоритет

Комитет по целом изо6ретений и открытий прн Совете Министров

СССР

Опубликовано 24,Х11.1968, Бюллетень ¹ 3 за 19б9 г, Дата опубггикования описания 23Л .1969

Автор изобретения

А. 3. Нейфах

Заявитель

ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО ДЛЯ КАНАЛА СВЯЗИ

С ПЕРЕДАЧЕЙ ДВОИЧНОЙ ИНФОРМАЦИИ С ПОМОЩЬЮ

ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ МОДУЛЯЦИИ

Предмет изобретения

Известны устройства для устранения эффекта размножения Оши001:, при относительной фазовой модуляции, при которых между фазовым детектором и перемножителем приемника включено декодирующее устройство рекуррентного Iioia.

1-1едостатком таких устройств яВ,HHeTcII то, что приемник должен быть построен обязательно по способу сравнения полярности и метод сравнения фаз ис может быть использован.

Особенностью описываемого устройства является то, что выход блока обнаружения ошибок в реальном (n, / )-коде подключен ко входу лопгческого блок3 исправзения ошибок в фгсктивном (n+1, k+ 1) -коде, входной сиги ал лоп1ческого бл ка с HO»OIILI элемента задержки и схемы «ИЛИ» производит исправление двух смежных символов искаженной информации, при этом i-й столбец проверочной матрицы реального кода равсн сумме (i — 1) столбца матрицы рсального кода и i-го столбца проверочной х|атрицы фиктивного кода.

Указанные отличия позволяют уменьшить чис70 нсзависимых ошибок иа входе и лучше Ilcпользовать коррект;1рующую способность кода. Су1циость изобретения состоит в том, что иа передающей стороне кодирование производится обычным образом с помощью реального кода, а прием осуществляется с использованием декодирующего устройства.

На чертеже показана блок-схема декодирующего устройства.

5 11нформация из канала, преобразованная в фазовом детскrope 1, поступает иа блок 2 обнаружения ошибок, формиру101ций синдром по матрице реального хода, и на накопитель 3 ко IQBoll комбинации. Логический блок 4 ис10 Ilp3B,IeíHII Ошиоок (р01омируcT сигнал HclIp3Bления в соответств1ш с матрицей фиктивного кода.

Каждый сигнал исправления ошибок производит исправление двух соседних сибво IQB в

15 сумматоре 5 с помощью элемента 6 задержки иа олин такт l схемы 7 типа «ИЛ11». В системе без исправления ошибок накопитель 8, блок 4, элемент 6 и сумматор 6 не используются.

Декодирующее устройство для канала связи с передачей двоичной информации с помощью

25 относительной фазозой модуляции, содсржаIIIeе и а копите 1h 1 одовой ком бин аг1ии, 0.101 oáнаружения ошибок, лопгческий блок для исправления ошибок, сумматор и регистр задержки, от1ичаюиггся тем, что, с целью

30 уменьшения числа независимых ошибок на

233 36

Сосгавитсль Л. Рубннчик

Редактор Т. В. Данилова Тскрсд Л. К. Малова

Корректор Колабнн

Заказ 724, 1 Тирана 4G5 Подписное

ЦНИИГ1И Комитета по делам изобретений и огкрытий при Совете Министров СССР

Моски;Ь Llclltp, np. Серова, а. 4

Типография, пр. Сапунова, 2 входе и лучшего использования корректирующей способности кода, выход блока обнаружения ошибок в реальном (t1, Й)-коде подключен ко входу логического блока исправления ошибок в фиктивном (и + 1, /г+ 1)-коде, выход которого непосредственно и через элемеп г задержки соединен со входами схемы «ИЛИ», подключенной к одному входу сумматора, при этом исправление двух соседних символов искажепной комбинации производится пр,I условии, когда i-и столбец проверочной матрицы

5 реального кода рав .и сумме (i — 1) столбца матрицы реального кода и i ãî столбца про. верочной матрицы фиктивного кода.