Цифровой синтезатор частот с коммутацией фазовых отсчетов

Цифровой синтезатор частот с коммутацией фазовых отсчетов

Иллюстрации

Показать все

Реферат

Изобретение относится к электронно-вычислительной технике, предназначено для синтеза частот и сигналов и может использоваться в радиолокации, навигации, адаптивных системах связи и телевидения.

Изобретение позволяет синтезировать двухчастотные сигналы.

Известны цифровые синтезаторы частот, содержащие эталонный генератор, блок задержки, два регистра памяти, два цифровых накопителя, делитель с переменным коэффициентом деления, два преобразователя кодов, два цифроаналоговых преобразователя, два фильтра нижних частот [1].

Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор частот, содержащий последовательно соединенные эталонный генератор и блок задержки, последовательно соединенные первый блок постоянного запоминания, первый цифровой накопитель, второй регистр памяти, второй цифровой накопитель, преобразователь кодов, цифроаналоговый преобразователь, фильтр нижних частот; второй блок постоянного запоминания и счетчик с предварительной установкой; входами цифрового синтезатора являются входы первого и второго блоков ПЗУ, а выходом - выход фильтра нижних частот [2].

Однако известные цифровые синтезаторы обладают сравнительно невысоким быстродействием при перестройке с частоты на частоту и не имеют возможности синтезировать на одном выходе двухчастотные сигналы.

Изобретение позволяет расширить функциональные возможности цифровых синтезаторов и повысить их быстродействие.

Положительный эффект - расширение функциональных возможностей цифровых синтезаторов частот и повышение их быстродействия - достигается за счет того, что в цифровой синтезатор частот с коммутацией фазовых отсчетов, содержащий последовательно соединенные эталонный генератор и блок задержки; последовательно соединенные первый регистр памяти, первый цифровой накопитель; второй цифровой накопитель; последовательно соединенные цифроаналоговый преобразователь, фильтр нижних частот, выход которого является выходом цифрового синтезатора частот, выходы блока задержки подключены к тактовым входам цифроаналогового преобразователя, первого и второго цифровых накопителей, причем новым является то, что введены последовательно соединенные второй регистр памяти, третий и четвертый цифровые накопители и мультиплексор, на второй вход которого подключен выход второго цифрового накопителя, а выход мультиплексора подключен к информационному входу цифроаналогового преобразователя; делитель частоты, выход которого подключен к управляющему входу мультиплексора; выходы блока задержки подсоединены к тактовым входам делителя частоты, третьего и четвертого цифровых накопителей; выход первого цифрового накопителя подключен к входу второго цифрового накопителя, а входами цифрового синтезатора частот являются входы первого и второго регистров памяти.

На фиг.1 приведена структурная схема цифрового синтезатора частот с коммутацией фазовых отсчетов, на фиг.2 - графики сигналов на выходе ЦАП цифрового синтезатора.

Цифровой синтезатор частот (фиг.1) содержит эталонный генератор 1, блок задержки 2, первый регистр памяти 3, первый и второй цифровые накопители 4 и 5, мультиплексор 6, цифроаналоговый преобразователь 7, фильтр нижних частот 8, второй регистр памяти 9, третий и четвертый цифровые накопители 10 и 11, делитель частоты 12.

Цифровой синтезатор частот работает следующим образом. На вход первого регистра памяти 3 поступает код первой начальной частоты А_i, а на вход второго регистра памяти 9 - код В_k, определяющий код второй начальной частоты. Эталонный генератор 1 выдает сигнал опорной частоты синусоидальной формы, который поступает на вход блока задержки 2, формирующий разнесенные во времени последовательности прямоугольных импульсов формы «меандр», которые поступают на тактовые входы первого, второго, третьего и четвертого цифровых накопителей 4 и 5, 10 и 11, а также тактовый вход цифроаналогового преобразователя 7, и служат для синхронизации работы цифрового синтезатора частот.

В момент t₁ (фиг.2) код первой начальной частоты А_i из первого регистра памяти 3 записывается в первый цифровой накопитель 4, а код второй начальной частоты B_k из второго регистра памяти 9 записывается в третий цифровой накопитель 10.

Затем с каждым тактовым импульсом код S1 на выходе первого цифрового накопителя 4 будет изменяться следующим образом:

Код S1 поступает на вход второго цифрового накопителя 5, результат суммирования в котором будет изменяться по формуле:

Код B_k из второго регистра памяти поступает на вход третьего цифрового накопителя 9, на выходе которого результат суммирования изменяется по формуле:

В четвертом цифровом накопителе результат суммирования изменяется по формуле

С выхода мультиплексора 6 отсчеты кодов суммы S2 и S4 поочередно поступают на информационные входы цифроаналогового преобразователя 7.

На выходе ЦАП 7 формируется ступенчатый сигнал «пилообразной» формы, который подается на фильтр нижних частот 8. ФНЧ 8 имеет частоту среза f_cp<f_m/2, где f_m - тактовая частота, и пропускают на выход синтезатора только первую гармонику сформированного сигнала.

Если ввести обозначения, что f₁=А_i - первая начальная частота; f₂=B_k - вторая начальная частота; 0,5 f' - скорость изменения частоты синтезируемого сигнала, Δt=Т - период следования тактовых импульсов, то на выходе фильтра нижних частот 8 формируется двухчастотный сигнал, амплитуда которого изменяется по формуле:

Таким образом, в цифровом синтезаторе появилась возможность синтезировать двухчастотный сигнал.

Литература

1. Патент №2294054 Российской Федерации МПК H03L 7/18, Цифровой вычислительный синтезатор с квадратурными выходами / Рябов И.В. - Заявл. 25.10.2005. Опубл. 20.02.2007. Бюл. №5.

2. Патент №2058659 Российской Федерации МКИ Н03В 19/00, Цифровой синтезатор частот / Рябов И.В., Фищенко П.А. - Заявл. 23.09.1993. Опубл. 20.04.1996. Бюл. №11. (Прототип).

Цифровой синтезатор частот с коммутацией фазовых отсчетов, содержащий последовательно соединенные эталонный генератор и блок задержки; последовательно соединенные первый регистр памяти и первый цифровой накопитель; второй цифровой накопитель; последовательно соединенные цифроаналоговый преобразователь, фильтр нижних частот, выход которого является выходом цифрового синтезатора частот, выходы блока задержки подключены к тактовым входам цифроаналогового преобразователя, первого и второго цифровых накопителей, отличающийся тем, что введены последовательно соединенные второй регистр памяти, третий и четвертый цифровые накопители и мультиплексор, на второй вход которого подключен выход второго цифрового накопителя, а выход мультиплексора подключен к информационному входу цифроаналогового преобразователя; делитель частоты, выход которого подключен к управляющему входу мультиплексора; выходы блока задержки подсоединены к тактовым входам делителя частоты, третьего и четвертого цифровых накопителей; выход первого цифрового накопителя подключен к входу второго цифрового накопителя, а входами цифрового синтезатора частот являются входы первого и второго регистров памяти.