Устройство синхронизации приемника шумоподобных сигналов с минимальной частотной манипуляцией

Устройство синхронизации приемника шумоподобных сигналов с минимальной частотной манипуляцией

Реферат

Изобретение относится к области радиотехники и может использоваться в приемниках шумоподобных сигналов с минимальной частотной манипуляцией.

Известно устройство синхронизации корреляционного приемника сложных фазоманипулированных сигналов, содержащее первый и второй перемножители, сигнальные входы которых объединены, а выходы подключены к блоку некогерентной обработки ортогональных сигналов и сумматору, к выходу которого подключены последовательно соединенные полосовой фильтр, третий перемножитель и блок слежения за задержкой, выход которого подключен к синхронизирующему входу блока некогерентной обработки ортогональных сигналов [АС СССР №1046943, Мкл. H04B 1/10, 07.10.83].

Однако известное устройство обладает невысокой помехоустойчивостью и точностью синхронизации опорных сигналов.

Наиболее близким техническим решением к предлагаемому является устройство синхронизации приемника шумоподобных фазоманипулированных сигналов, содержащее блок фазовой синхронизации, включающий первый и второй перемножители, сигнальные входы которых объединены, а опорные входы подключены к выходу третьего перемножителя соответственно через фазовращатель на π/2 и непосредственно, первый и второй интеграторы, входы которых подключены к выходам первого и второго перемножителей соответственно, а выходы соединены со входами четвертого перемножителя, к выходу которого подключены последовательно соединенные первый петлевой фильтр и управляемый генератор несущей частоты, выход которого соединен с одним из входов третьего перемножителя, блок кодовой синхронизации, включающий последовательно соединенные синхронный детектор и временной дискриминатор, выход которого соединен со входом пятого перемножителя, другой вход которого подключен к выходу решающего блока, к выходу пятого перемножителя подключены последовательно соединенные второй петлевой фильтр, управляемый генератор тактовой частоты и генератор кода, выходы которого соединены соответственно с опорными входами временного дискриминатора, а также другим входом третьего перемножителя, при этом опорный вход синхронного детектора подключен к выходу управляемого генератора несущей частоты, а выход решающего блока, подключенного к выходу первого интегратора, является выходом демодулятора приемника [Радиотехнические системы / Ю.П.Гришин, В.П.Ипатов, Ю.М.Казаринов и др. Под ред. Ю.М.Казаринова. - М.: Высш. шк., 1990, с.314 (рис.14.10)].

Недостаток известного устройства - потери в помехоустойчивости приема, обусловленные применением двухканального временного дискриминатора с «опережающим» и «задержанным» каналами.

Предлагаемое изобретение призвано решить задачу повышения помехоустойчивости и точности синхронизации опорных сигналов.

Поставленная задача решается тем, что в устройство синхронизации приемника шумоподобных сигналов с минимальной частотной манипуляцией, включающее блок фазовой синхронизации с фазовым дискриминатором, содержащим первый и второй перемножители, сигнальные входы которых объединены, первый и второй интеграторы, третий перемножитель, к выходу которого подключены последовательно соединенные первый петлевой фильтр и синтезатор отсчетов несущей частоты, квадратурные выходы которого соединены соответственно с опорными входами первого и второго перемножителей, блок кодовой синхронизации, включающий временной дискриминатор, к выходу которого подключены последовательно соединенные второй петлевой фильтр, управляемый генератор тактовой частоты и генератор кода, согласно изобретению в фазовый дискриминатор введены четвертый, пятый, шестой и седьмой перемножители, вычитатель и первый сумматор, а также решающий блок, вход которого соединен с выходом первого интегратора, при этом сигнальные входы четвертого и шестого, пятого и седьмого перемножителей попарно объединены и подключены к выходам соответственно первого и второго перемножителей, выходы четвертого и седьмого, пятого и шестого перемножителей объединены соответственно через вычитатель и первый сумматор, к выходам которых подключены первый и второй интеграторы соответственно, сигнальный вход третьего перемножителя подключен к выходу второго интегратора, опорный вход третьего перемножителя подключен к выходу решающего блока, который является выходом демодулятора приемника, в блок кодовой синхронизации введены восьмой и девятый перемножители, сигнальные входы которых соединены соответственно с выходами первого и второго перемножителей, второй сумматор, входы которого подключены к выходам восьмого и девятого перемножителей, а выход соединен со входом десятого перемножителя, другой вход которого подключен к инверсному выходу генератора кода, третий интегратор, подключенный по входу к выходу десятого перемножителя, одиннадцатый перемножитель, один вход которого соединен с выходом третьего интегратора, другой вход подключен к выходу решающего блока, а выход одиннадцатого перемножителя соединен со входом второго петлевого фильтра, синтезатор отсчетов опорных квадратурных сигналов, подключенный по входу к прямому выходу генератора кода, к дополнительным выходам которого подключен дешифратор, при этом квадратурные выходы синтезатора отсчетов опорных квадратурных сигналов соединены соответственно с объединенными опорными входами четвертого, пятого и девятого перемножителей и шестого, седьмого и восьмого перемножителей, а синхронизирующие входы первого, второго и третьего интеграторов объединены и подключены к выходу дешифратора.

Введение перечисленных узлов с описанными связями позволяет по сравнению с прототипом повысить помехоустойчивость и точность синхронизации опорных сигналов.

На фиг.1 приведена функциональная схема заявляемого устройства. Устройство синхронизации приемника шумоподобных сигналов с минимальной частотной манипуляцией содержит аналого-цифровой преобразователь 1, вход которого является входом устройства, блок 2 фазовой синхронизации и блок 3 кодовой синхронизации. Блок 2 фазовой синхронизации содержит фазовый дискриминатор 4, включающий первый 5₁ и второй 5₂ перемножители, сигнальные входы которых объединены и подключены к выходу аналого-цифрового преобразователя 1, а опорные входы соединены соответственно с квадратурными выходами синтезатора 6 отсчетов несущей частоты, третий 5₃, четвертый 5₄, пятый 5₅, шестой 5₆ и седьмой 5₇ перемножители, вычитатель 7 и первый сумматор 8₁, первый и второй интеграторы 9₁ и 9₂, решающий блок 10, а также первый петлевой фильтр 11, вход которого подключен к выходу третьего перемножителя 5₃, а выход соединен со входом синтезатора 6 отсчетов несущей частоты. При этом сигнальные входы четвертого 5₄ и шестого 5₆, пятого 5₅ и седьмого 5₇ перемножителей попарно объединены и подключены соответственно к выходу первого 5₁ и второго 5₂ перемножителей, опорные входы четвертого 5₄ и пятого 5₅, шестого 5₆ и седьмого 5₇ перемножителей попарно объединены и подключены соответственно к квадратурным выходам блока 3 кодовой синхронизации. Выходы четвертого 5₄ и седьмого 5₇, пятого 5₅ и шестого 5₆ перемножителей объединены соответственно через вычитатель 7 и первый сумматор 8₁, к выходам которых подключены первый и второй интеграторы 9₁ и 9₂ соответственно. Сигнальный вход третьего перемножителя 5₃ подключен к выходу второго интегратора 9₂, опорный вход перемножителя 5₃ подключен к выходу решающего блока 10, вход которого соединен с выходом первого интегратора 9₁, а выход решающего блока 10 является выходом демодулятора (Дм) приемника. Блок 3 кодовой синхронизации содержит временной дискриминатор 12, включающий восьмой и девятый перемножители 5₈ и 5₉, сигнальные входы которых соединены соответственно с выходами первого и второго перемножителей 5₁ и 5₂, а опорные входы перемножителей 5₈ и 5₉ соединены с попарно объединенными опорными входами перемножителей 5₆ и 5₇, 5₄ и 5₅ соответственно и подключены к квадратурным выходам синтезатора 13 отсчетов опорных квадратурных сигналов, второй сумматор 8₂, десятый и одиннадцатый перемножители 5₁₀ и 5₁₁, третий интегратор 9₃, а также последовательно соединенные второй петлевой фильтр 14, управляемый генератор 15 тактовой частоты и генератор 16 кода, к дополнительным выходам которого подключен дешифратор 17. При этом выходы восьмого и девятого перемножителей 5₈ и 5₉ объединены через второй сумматор 8₂, к выходу которого подключен сигнальный вход десятого перемножителя 5₁₀, опорный вход которого подключен к инверсному выходу генератора 16 кода, а выход перемножителя 5₁₁ соединен со входом третьего интегратора 9₃. Один вход одиннадцатого перемножителя 5₁₁ подключен к выходу третьего интегратора 9₃, другой вход подключен к выходу решающего блока 10, а выход перемножителя 5₁₁ соединен со входом второго петлевого фильтра 14. Прямой выход генератора 16 кода соединен со входом синтезатора 13 отсчетов опорных квадратурных сигналов, а выход дешифратора 17 соединен с синхронизирующими входами первого 9₁, второго 9₂ и третьего 9₃ интеграторов.

Устройство синхронизации приемника шумоподобных сигналов (ШПС) с минимальной частотной манипуляцией работает следующим образом.

Входной шумоподобный сигнал после дискретизации и оцифровки в аналого-цифровом преобразователе 1 поступает на перемножители 5₁ и 5₂, где он перемножается с отсчетами опорных сигналов cosω₀t и sinω₀t частоты ω₀, равной средней частоте ШПС, которые вырабатываются синтезатором 6 отсчетов несущей частоты. Отсчеты квадратурных составляющих комплексной огибающей ШПС с выходов перемножителей 5₁ и 5₂ поступают на входы перемножителей 5₄, 5₆ и 5₅, 5₇ соответственно, где перемножаются с отсчетами опорных квадратурных сигналов, формируемых блоком 3 кодовой синхронизации. При идеальной кодовой синхронизации опорные квадратурные сигналы являются точными копиями квадратурных компонентов I(t) и Q(t) комплексной огибающей принимаемого ШПС. Результаты перемножения отсчетов квадратурных составляющих входного и опорных сигналов объединяются в вычитателе 7 и сумматоре 8₁, образуя соответственно «косинусную» и «синусную» квадратурные составляющие (составляющие удвоенной частоты ω₀ подавляются при последующей обработке). Интеграторы 9₁ и 9₂ в квадратурных каналах фазового дискриминатора 4 осуществляют когерентное накопление на интервале, равном периоду T_п повторения ШПС, поступающих на их входы отсчетов квадратурных составляющих, формируя соответственно корреляции z₁ и z₂. Сброс интеграторов 9₁ и 9₂ осуществляется с шагом T_п синхроимпульсами, вырабатываемыми блоком 3 кодовой синхронизации.

Результаты z₁ и z₂ интегрирования в квадратурных каналах фазового дискриминатора 4 поступают на выходной перемножитель 5₃, формирующий сигнал ошибки, пропорциональный фазовому рассогласованию принимаемого ШПС и опорных сигналов частоты ω₀. При этом корреляция z₂ поступает на сигнальный вход перемножителя 5₃ непосредственно, а корреляция z₁ поступает на опорный вход перемножителя 5₃ через решающий блок 10, осуществляющий преобразование вида sign(z₁)(sign(х) - знаковая функция), благодаря чему исключается влияние цифровой модуляции ШПС на формирование сигнала ошибки. Выходной сигнал петлевого фильтра 11, сглаживающего флуктуации сигнала ошибки, используется для управления частотой и фазой опорных сигналов, формируемых синтезатором 6 отсчетов несущей частоты.

Блок 3 кодовой синхронизации работает следующим образом. Отсчеты квадратурных составляющих комплексной огибающей входного ШПС с выходов перемножителей 5₁ и 5₂ поступают соответственно на сигнальные входы перемножителей 5₈ и 5₉ временнóго дискриминатора 12. На опорные входы перемножителей 5₈ и 5₉ подаются отсчеты опорных квадратурных сигналов соответственно Q(t) и I(t), формируемых синтезатором 13 отсчетов опорных квадратурных сигналов. Сигналы с выходов перемножителей 5₈ и 5₉ объединяются в сумматоре 8₂, умножаются на отсчеты инверсной кодовой последовательности, формируемой генератором 16 кода, и далее поступают на интегратор 9₃, который осуществляет когерентное накопление отсчетов на интервале T_п, формируя сигнал ошибки. С помощью перемножителя 5₁₁ исключается влияние цифровой модуляции ШПС на формирование сигнала ошибки, пропорционального временнóму рассогласованию входного ШПС и опорных квадратурных сигналов I(t) и Q(t). Петлевой фильтр 14 сглаживает флуктуации сигнала ошибки, формируя управляющий сигнал для управляемого генератора 15 тактовой частоты. Меандровый сигнал тактовой частоты ƒ_т=1/T, вырабатываемый управляемым генератором 15 тактовой частоты, поступает на вход генератора 16 кода. Формируемая генератором 16 кода кодовая последовательность поступает на вход синтезатора 13 отсчетов опорных квадратурных сигналов, определяя знак приращения фазы π/2 на интервалах, равных длительности T элемента кодовой последовательности.

С выходов синтезатора 13 отсчетов опорные квадратурные сигналы поступают на перемножители 5₄, 5₅, 5₆ и 5₇ фазового дискриминатора 4 блока 2 фазовой синхронизации, а также на перемножители 5₈ и 5₉ временного дискриминатора 12. Дешифратор 17, подключенный к дополнительным выходам генератора 16 кода, формирует синхронизирующий сигнал (синхроимпульсы с частотой повторения F_п=1/T_п) для интеграторов 9₁, 9₂ и 9₃ соответственно фазового и временнóго дискриминаторов.

Пример реализации синтезатора отсчетов квадратурных сигналов с использованием накапливающего сумматора (аккумулятора фазы) и постоянного запоминающего устройства для хранения отсчетов квадратурных сигналов приведен в монографии [Цифровые системы фазовой синхронизации / М.И.Жодзишский, С.Ю.Сила-Новицкий, В.А.Прасолов и др. Под ред. М.И.Жодзишского. - М.: Сов.радио, 1980. - с.55-57].

Предлагаемое устройство позволяет повысить помехоустойчивость и точность синхронизации приемников шумоподобных сигналов с минимальной частотной манипуляцией.

Устройство синхронизации приемника шумоподобных сигналов с минимальной частотной манипуляцией, включающее аналого-цифровой преобразователь, вход которого является входом устройства, блок фазовой синхронизации с фазовым дискриминатором, содержащим первый и второй перемножители, сигнальные входы которых объединены и подключены к выходу аналого-цифрового преобразователя, первый и второй интеграторы, третий перемножитель, к выходу которого подключены последовательно соединенные первый петлевой фильтр и синтезатор отсчетов несущей частоты, квадратурные выходы которого соединены соответственно с опорными входами первого и второго перемножителей, блок кодовой синхронизации, включающий временной дискриминатор, к выходу которого подключены последовательно соединенные второй петлевой фильтр, управляемый генератор тактовой частоты и генератор кода, отличающееся тем, что в фазовый дискриминатор введены четвертый, пятый, шестой и седьмой перемножители, вычитатель и первый сумматор, а также решающий блок, вход которого соединен с выходом первого интегратора, при этом сигнальные входы четвертого и шестого, пятого и седьмого перемножителей попарно объединены и подключены к выходам соответственно первого и второго перемножителей, выходы четвертого и седьмого, пятого и шестого перемножителей объединены соответственно через вычитатель и первый сумматор, к выходам которых подключены первый и второй интеграторы соответственно, сигнальный вход третьего перемножителя подключен к выходу второго интегратора, опорный вход третьего перемножителя подключен к выходу решающего блока, который является выходом демодулятора приемника, в блок кодовой синхронизации введены восьмой и девятый перемножители, сигнальные входы которых соединены соответственно с выходами первого и второго перемножителей, второй сумматор, входы которого подключены к выходам восьмого и девятого перемножителей, а выход соединен со входом десятого перемножителя, другой вход которого подключен к инверсному выходу генератора кода, третий интегратор, подключенный по входу к выходу десятого перемножителя, одиннадцатый перемножитель, один вход которого соединен с выходом третьего интегратора, другой вход подключен к выходу решающего блока, а выход одиннадцатого перемножителя соединен со входом второго петлевого фильтра, синтезатор отсчетов опорных квадратурных сигналов, подключенный по входу к прямому выходу генератора кода, к дополнительным выходам которого подключен дешифратор, при этом квадратурные выходы синтезатора отсчетов опорных квадратурных сигналов соединены соответственно с объединенными опорными входами четвертого, пятого и девятого перемножителей и шестого, седьмого и восьмого перемножителей, а синхронизирующие входы первого, второго и третьего интеграторов объединены и подключены к выходу дешифратора.