Устройство поиска широкополосных сигналов

Устройство поиска широкополосных сигналов

Иллюстрации

Показать все

Реферат

Предлагаемое устройство относится к области радиотехники и может найти применение при построении систем радиосвязи, радионавигации, управления, использующих широкополосные сигналы.

Известны устройства поиска широкополосных сигналов (см. а.с. №1003372 Н04L 7/02, 1981 г.; №809619 Н04L 7/02, 1979 г.), которым присущ общий недостаток, заключающийся в низкой помехоустойчивости поиска широкополосных сигналов (ШПС) по задержке, а именно в большой вероятности синхронизации устройств поиска на структурные помехи.

Наиболее близким по технической сущности к предлагаемому является устройство, описанное в книге [1] на стр.66-70, 195-199, 234-240, принятое за прототип.

На фиг.1 изображена блок-схема прототипа, где приведены следующие обозначения:

1 - линейная часть;

2 - согласованный фильтр;

3₁ - детектор;

4₁ - блок сравнения с порогом;

21 - предварительный фильтр;

22 - линия задержки;

23.1-23.k - первый, …, k-й аттенюаторы;

24.1-24.k - первый, …, k-й фазовращатели;

25 - сумматор.

Устройство-прототип содержит последовательно соединенные линейную часть 1, вход которой является входом устройства, и согласованный фильтр 2, содержащий последовательно соединенные предварительный фильтр 21 и линию задержки 22, выходы которой соединены соответственно с входами со второго по k-й аттенюатор 23.2-23.k, выходы которых соединены соответственно с входами со второго по k-й фазовращатель 24.2-24.k, выходы которых соединены с (k-1) входами сумматора 25 соответственно; при этом вход линии задержки 22 через первый аттенюатор 23.1 и первый фазовращатель 24.1 соединен с первым входом сумматора 25, выход которого, являющийся также выходом согласованного фильтра 2, через детектор 3₁ подключен ко входу блока сравнения с порогом 4₁, выход которого является выходом устройства.

Устройство-прототип работает следующим образом.

Сигнал со входа устройства через блок 1 поступает на вход блока 2, где через блок 21 подается на вход блока 22. С входа блока 22 и с его выходов элементы сигнала через соответствующие последовательно соединенные блоки 23.1-23.k и блоки 24.1-24.k поступают на соответствующие k входы блока 25. При этом параметры блока 22, блоков 23.1-23.k и блоков 24.1-24.k выбираются таким образом, что на выходе блока 25 элементы сигнала складываются в фазе и дают значение автокорреляционной функции полезного сигнала, а на выходе блока 3₁ будет значение огибающей функции автокорреляции (АКФ) полезного сигнала.

В случае когда на входе устройства присутствуют структурные помехи, то на выходе блока 3₁ в этом случае будет значение огибающей функции взаимной корреляции (ВКФ) сигнала и структурной помехи.

Таким образом, если на вход устройства приходит только полезный сигнал, то превышение порога в блоке 4₁ приводит к правильному решению о наличии полезного сигнала, и поиск прекращается. Если же на входе устройства присутствует мощная структурная помеха, то превышение порога в блоке 4₁ приведет к ошибочному решению о прекращении поиска сигнала.

Укрупненная схема устройства-прототипа представлена на фиг.2, где приведены следующие обозначения:

1 - линейная часть;

2 - согласованный фильтр;

3₁ - детектор;

4₁ - блок сравнения с порогом.

Укрупненный прототип содержит последовательно соединенные линейную часть 1, сигнальный вход которой является входом устройства, согласованный фильтр 2, детектор 3₁ и блок сравнения с порогом 4₁, выход которого является выходом устройства.

Укрупненный прототип работает следующим образом.

Сигнал с входа устройства через блок 1 поступает на вход блока 2, где происходит его согласованная фильтрация. С выхода блока 2 сигнал поступает на вход блока 3₁, где он детектируется, а затем значение огибающей сравнивается с пороговым в блоке

4₁. Поскольку на вход устройства могут поступать и мощные структурные помехи, то на выходе блока 3₁ может быть сигнал, который будет принят блоком 4₁ как истинный.

Недостатком устройства-прототипа является низкая помехоустойчивость при воздействии мощных структурных помех.

Для устранения указанного недостатка в устройство поиска широкополосных сигналов, содержащее последовательно соединенные линейную часть, сигнальный вход которой является входом устройства, согласованный фильтр, первый детектор и первый блок сравнения с порогом, согласно изобретению введены k ключей, k логических элементов «НЕ», (k-1) детекторов, (k-1) блоков сравнения с порогом, первая и вторая схемы каскадов логических элементов «ИЛИ», генератор тактовых импульсов, блок управления переключением каналов, блок таймеров, счетчик, триггер и ключ для подачи решения об обнаружении сигнала, в линейную часть дополнительно введен управляющий вход, соединенный с выходом блока управления переключением каналов; согласованный фильтр выполнен перестраиваемым, и в нем дополнительно введены первый и второй управляющие входы, причем первый управляющий вход перестраиваемого согласованного фильтра соединен с выходом второй схемы каскадов логических элементов «ИЛИ», а также с управляющими входами блока таймеров, триггера и счетчика, второй управляющий вход перестраиваемого согласованного фильтра соединен с выходом первой схемы каскадов логических элементов «ИЛИ», счетным входом счетчика, сигнальным входом блока таймеров и сигнальным входом ключа для подачи решения об обнаружении сигнала, выход которого соединен с сигнальным входом триггера, выход которого соединен с управляющими входами первого ключа и ключа для подачи решения об обнаружении сигнала; выход первого блока сравнения с порогом соединен с сигнальным входом первого ключа, выход которого соединен с первым входом первой схемы каскадов логических элементов «ИЛИ», а через первый логический элемент «НЕ» - с первым входом второй схемы каскадов логических элементов «ИЛИ»; вход первого детектора соединен с входами (k-1) детекторов, выходы которых через соответствующие (k-1) блоки сравнения с порогом соединены с сигнальными входами соответствующих (k-1) ключей, выходы которых соединены с соответствующими (k-1) входами второй схемы каскадов логических элементов «ИЛИ», а через соответствующие (k-1) логические элементы «НЕ» - с соответствующими (k-1) входами первой схемы каскадов логических элементов «ИЛИ»; m выходов блока таймеров, где m=k-1, соединены с управляющими входами соответствующих (k-1) ключей; выход счетчика, являющийся также и выходом устройства, соединен с (k+1)-м входом второй схемы каскадов логических элементов «ИЛИ» и управляющим входом блока управления переключением каналов, тактовый вход которого соединен с выходом генератора тактовых импульсов.

На фиг.3 изображена блок-схема предлагаемого устройства, где приведены следующие обозначения:

1 - линейная часть;

2 - перестраиваемый согласованный фильтр (ПСФ);

3₁, 3₂, … 3_k - первый, второй, … k-й детекторы;

4₁, 4_{2, …} 4_k - первый, второй, … k-й блоки сравнения с порогом;

5₁, 5₂, … 5_k - первый, второй, … k-й ключи;

6₁, 6₂, … 6_k - первый, второй, … k-й логические элементы «НЕ»;

7 и 8 - первая и вторая схемы каскадов логических элементов «ИЛИ»;

9 - ключ для подачи решения об обнаружении сигнала;

10 - триггер;

11 -счетчик;

12 - генератор тактовых импульсов;

13 - блок управления переключением каналов (БУПК);

14 - блок таймеров.

Предлагаемое устройство содержит линейную часть 1, сигнальный вход которой является входом устройства, а выход линейной части 1 соединен с сигнальным входом перестраиваемого согласованного фильтра 2, выход которого соединен с входами с первого по k-й детекторов 3₁-3_k, выходы которых через соответствующие с первого по k-й блоки сравнения с порогом 4₁-4_k соединены с сигнальными входами соответствующих с первого по k-й ключей 5₁-5_k.

Выход первого ключа 5₁ соединен с первым входом первой схемы каскадов логических элементов «ИЛИ» 7, а через первый логический элемент «НЕ» 6₁ - с первым входом второй схемы каскадов логических элементов «ИЛИ» 8.

Выходы со второго по k-й ключей 5₂-5_k соединены с соответствующими со второго по k-й входами второй схемы каскадов логических элементов «ИЛИ» 8, а через соответствующие со второго по k-й логические элементы «НЕ» 6₂-6_k - с соответствующими со второго по k-й входами первой схемы каскадов логических элементов «ИЛИ» 7.

Выход первой схемы каскадов логических элементов «ИЛИ» 7 соединен с сигнальным входом блока таймеров 14, вторым управляющим входом перестраиваемого согласованного фильтра 2, счетным входом счетчика 11 и сигнальным входом ключа для подачи решения об обнаружении сигнала 9.

Выход второй схемы каскадов логических элементов «ИЛИ» 8 соединен с первым управляющим входом перестраиваемого согласованного фильтра 2 и управляющими входами блока таймеров 14, триггера 10 и счетчика 11, выход которого, являющийся также и выходом устройства, соединен с (k+1)-м входом второй схемы каскадов логических элементов «ИЛИ» 8 и управляющим входом блока управления переключением каналов (БУПК) 13, тактовый вход которого соединен с выходом генератора тактовых импульсов 12, а выход БУПК 13 соединен с управляющим входом линейной части 1.

С первого по m-й выходы блока таймеров 14 соединены соответственно с управляющими входами со второго по k-й ключей 5₂-5_k.

Предлагаемое устройство работает следующим образом.

На вход устройства может поступать сигнал, структурная помеха или их смесь.

Вначале блоки 2, 10, 11 и 14 находятся в исходном состоянии, которое в дальнейшем может быть достигнуто путем подачи логической «единицы» на управляющий вход (вход «RST») данных блоков. В исходном состоянии на выходе блока 10 находится логическая единица, которая поступает на управляющие входы первого ключа 5₁ и ключа 9, в результате чего в исходном состоянии они открыты, что обеспечивает прохождение сигнала с выхода блока 4₁ на первый вход блока 7 и с выхода блока 7 на сигнальный вход блока 10; при этом блоки 5₂-5_к будут закрыты.

Рассмотрим случай, когда с входа устройства на сигнальный вход блока 1 поступает только полезный сигнал.

Поиск сигнала происходит в два этапа.

На первом этапе поиска устройство осуществляет обнаружение сигнала. С выхода блока 1 сигнал поступает на сигнальный вход блока 2, где происходит его согласованная фильтрация. Отфильтрованный сигнал с выхода блока 2 поступает на входы блоков 3₁-3_k. С выхода блока 3₁ значение огибающей АКФ полезного сигнала подается на вход блока 4₁, где происходит ее сравнение с пороговым значением U_{1 пор}, определяемым вероятностью правильного обнаружения. В случае обнаружения сигнала значение порога U_{1 пор} будет превышено, и логическая единица с выхода блока 4₁ через блок 5₁ поступит на первый вход блока 7, а с выхода блока 6₁ на первый вход блока 8 поступит логический ноль.

В результате на выходе блока 7 будет сигнал логической единицы, который означает, что устройство на первом этапе поиска вынесло решение об обнаружении сигнала. Логическая единица с выхода блока 7 поступит на сигнальный вход ключа 9, счетный вход блока 11, сигнальный вход блока 14 и второй управляющий вход блока 2. Так как в начальном состоянии ключ 9 находится в открытом состоянии, то решение об обнаружении сигнала поступит на сигнальный вход блока 10, что приведет к смене его состояния, и логический ноль с выхода блока 10 поступит на управляющие входы блоков 5₁ и 9, что приведет к их закрытию.

На втором этапе поиска устройство осуществляет циклический поиск структурной помехи в обнаруженном сигнале. Логическая единица с выхода блока 7 поступает на счетный вход блока таймеров 11, а также на второй управляющий вход блока 2, что приведет к перестройке блока 2 и обеспечит возможность приема ортогонального сигнала. Кроме того, логическая единица с выхода блока 7 поступает на сигнальный вход блока 14, что приведет к его запуску.

По окончании времени, равного периоду сигнала, поиск которого производится, на первом выходе блока 14 сформируется логическая единица, которая поступит на управляющий вход второго ключа 5₂, что приведет к его открытию.

В момент открытия второго ключа 5₂ на его сигнальный вход поступит логический сигнал, являющийся результатом сравнения огибающей ВКФ помехи на выходе второго детектора 3₂ с пороговым значением U_{2 пор} блока 4₂, определяемым вероятностью ложной тревоги. В случае наличия на входе устройства только полезного сигнала значение порога U_{2 пор} не будет превышено, и с выхода блока 4₂ через блок 5₂ на второй вход блока 8 поступит логический ноль, а с выхода блока 6₂ на второй вход блока 7 поступит логическая единица.

Далее цикл поиска структурной помехи в обнаруженном сигнале повторится, пока не отработают последовательно соединенные блоки 3_k, 4_k, 5_k, 6_k.

При поступлении k логических единиц на счетный вход блока 11 на его выходе сформируется логическая единица, которая поступит на выход устройства, на (k+1)-й вход блока 8, а также на управляющий вход блока 13, в результате чего произойдет подготовка устройства к работе на данном канале. Появление сигнала на выходе блока 11 означает - сигнал найден и поиск сигнала закончен.

Если на первый, сигнальный вход блока 1 поступит смесь полезного сигнала и мощной структурной помехи, то, как и в случае с полезным сигналом, на первом этапе поиска сумма огибающих АКФ сигнала и ВКФ помехи, формирующаяся на выходе блока 3₁, превысит значение порога U_{1 пор}, и с выхода блока 4₁ через блок 5₁ на первый вход блока 7 поступит логическая единица, а с выхода блока 6₁ на первый вход блока 8 поступит логический ноль.

В результате на выходе блока 7 появится сигнал логической единицы, который означает, что устройство на первом этапе поиска вынесло решение об обнаружении сигнала. Так как в начальном состоянии ключ 9 находится в открытом состоянии, то решение об обнаружении сигнала поступит на сигнальный вход триггера 10, что приведет к смене состояния на его выходе, и логический ноль с выхода триггера 10 поступит на управляющие входы блоков 5₁ и 9, что приведет к их закрытию.

На втором этапе поиска устройство осуществляет циклический поиск структурной помехи в обнаруженном сигнале. Логическая единица с выхода блока 7 поступает на счетный вход блока 11, а также на второй управляющий вход блока 2, что приведет к перестройке блока 2 и обеспечит возможность приема ортогонального сигнала. Кроме того, логическая единица с выхода блока 7 поступает на сигнальный вход блока 14, что приведет к его запуску.

По окончании времени, равного периоду найденного сигнала, на первом выходе блока 14 формируется логическая единица, которая поступит на управляющий вход второго ключа 5₂, что приведет к его открытию.

В момент открытия второго ключа 5₂ на его сигнальный вход поступит логический сигнал, являющийся результатом сравнения огибающей ВКФ помехи на выходе второго детектора 3₂ со значением порогового напряжения U_{2 пор} блока 4₂, определяемым вероятностью ложной тревоги. В случае наличия на входе устройства смеси полезного сигнала и мощной структурной помехи порог U_{2 пор} будет превышен, и с выхода блока 4₂ через блок 5₂ на второй вход блока 8 поступит логическая единица, а с выхода блока 6₂ на второй вход блока 7 поступит логический ноль.

Далее цикл поиска структурной помехи в обнаруженном сигнале повторится, пока не отработают последовательно соединенные блоки 3_k, 4_k, 5_k, 6_k.

Логическая единица с выхода блока 8 поступит на первый управляющий вход блока 2 и на управляющие входы блоков 10, 11 и 14, что приведет к их сбросу, в результате чего устройство вернется в исходное состояние, то есть будет готово к поиску полезного сигнала, и поиск полезного сигнала будет продолжен на других каналах.

Если на вход устройства поступит только мощная структурная помеха, то значения пороговых напряжений U_{1 пор}-U_{k пор} в соответствующих блоках 4₁-4_k будут превышены, и работа устройства поиска будет такой же, как и в случае приема сигнала с мощной структурной помехой.

Функциональная схема перестраиваемого согласованного фильтра 2 приведена на фиг.4, где введены следующие обозначения:

21 - предварительный фильтр;

22 - линия задержки;

23.1-23.k - первый, …, k-й аттенюаторы;

24.1₁-24.k₁ - первый, …, k-й фазовращатели первой группы;

24.1₂-24.k₂ - первый, …, k-й фазовращатели второй группы;

25 - сумматор;

26.1₁-26.k₁ - первый, …, k-й ключи первой группы;

26.1₂-26.k₂ - первый, …, k-й ключи второй группы;

27 - дешифратор адреса;

28 - постоянное запоминающее устройство (ПЗУ).

Перестраиваемый согласованный фильтр (ПСФ) 2 содержит последовательно соединенные предварительный фильтр 21, вход которого является сигнальным входом ПСФ 2, и линию задержки 22, вход и (k-1) выходов которой соединены соответственно с входами k аттенюаторов 23.1-23.k, выходы которых соединены с объединенными между собой первыми сигнальными входами соответствующей пары ключей первой 26.l₁-26.k₁ и второй 26.1₂-26.k₂ групп. Вторым управляющим входом ПСФ 2 является сигнальный вход дешифратора адреса 27, а первым управляющим входом ПСФ 2 является управляющий вход дешифратора адреса 27. Группа выходов дешифратора адреса 27 шиной соединена с группой входов ПЗУ 28, которое имеет 2k выходов, соединенных с управляющими входами соответствующих k ключей первой группы 26.1₁-26.k₁ и k ключей второй группы 26.1₂-26.k₂. Выходы k ключей первой группы 26.1₁-26.k₁ соединены с входами соответствующих фазовращателей первой группы 24.1₁-24.k₁, выходы которых соединены с k входами первой группы сумматора 25 соответственно. Выходы k ключей второй группы 26.1₂-26.k₂ соединены с входами соответствующих фазовращателей второй группы 24.1₂-24.k₂, выходы которых соединены с k входами второй группы сумматора 25 соответственно.

Выход сумматора 25 является выходом ПСФ 2.

ПСФ 2 работает следующим образом.

Поступивший на вход ПСФ 2 сигнал через блок 21 подается на вход блока 22. С входа блока 22 и с его (k-1) выходов элементы сигнала подаются на соответствующие пары ключей первой 26.1₁-26.k₁ и второй 26.1₂-26.k₂ групп.

В исходном состоянии на управляющем входе блока 27 находится логический ноль, на выходах блока 27 находится двоичное число, соответствующее нулевому адресу. При поступлении на сигнальный вход блока 27 k логических сигналов блок 27 формирует адрес для ПЗУ 28, в соответствии с которым на 2k выходах ПЗУ 28 будет комбинация из логических единиц и нулей, что приведет к открытию или закрытию соответствующих ключей 26.1₁-26.k₂, в результате чего сигналы с соответствующих блоков 23.1-23.k, изменяясь по фазе в соответствующих блоках 24.1₁-24.k₂, проходят на соответствующие входы сумматора 25. Комбинация управляющих сигналов для ключей выбирается таким образом, чтобы ПСФ 2 являлся согласованным (оптимальным) для обнаруживаемого сигнала. В блоке 25 происходит суммирование всех составляющих полезного сигнала, результат которого подается на выход блока 2.

При поступлении на сигнальный вход блока 27 логической единицы произойдет выбор следующей комбинации нулей и единиц, которая с группы выходов блока 27 поступит на группу входов ПЗУ 28. На 2k выходах ПЗУ 28 сформируется другая комбинация из логических единиц и нулей, что приведет к открытию или закрытию соответствующих ключей 26.1₁-26.k₂, в результате чего сигналы с соответствующих блоков 23.1-23.k, изменяясь по фазе в соответствующих блоках 24.1₁-24.k₂, проходят на соответствующие входы сумматора 25. Комбинация управляющих сигналов для ключей выбирается таким образом, чтобы ПСФ 2 был согласованным для сигнала, являющегося ортогональным к обнаруживаемому. В блоке 25 происходит суммирование всех составляющих полезного сигнала, результат которого подается на выход блока 2.

Методика выбора параметров фазовращателей и комбинаций ключей для построения оптимальных фильтров широко известна и приведена в [2].

Структурная схема блока управления переключением каналов 13 приведена на фиг.5, где введены следующие обозначения:

131 - триггер;

132 - счетчик фиксированных чисел;

133 - формирователь;

134 - канальный переключатель;

135 - ключ;

136 - перестраиваемый генератор.

Блок управления переключением каналов (БУПК) 13 содержит последовательно соединенные ключ 135, счетчик фиксированных чисел 132, формирователь 133, канальный переключатель 134 и перестраиваемый генератор 136, выход которого является выходом БУПК 13; а также содержит триггер 131, вход которого также является управляющим входом БУПК 13, а выход триггера 131 соединен с управляющим входом ключа 135, сигнальный вход которого является также тактовым входом БУПК 13.

БУПК 13 работает следующим образом.

В исходном состоянии на выходе триггера 131 находится логическая единица, которая держит открытым ключ 135, а на выходе счетчика фиксированных чисел 132 находится логический ноль.

Если устройство поиска обнаружило полезный сигнал, то с выхода блока 11 на вход блока 131 поступит логическая единица и переведет его в другое состояние, и сигнал логического ноля с выхода блока 131 поступит на управляющий вход блока 135, что приведет к его закрытию. Следовательно, тактовые импульсы с блока 12 не будут поступать на блок 132, и каналы переключаться не будут, чем обеспечится фиксация данного канала.

Рассмотрим процессы, происходящие в блоке 13, при наличии на входе устройства смеси полезного сигнала и мощных структурных помех, а также при наличии одних структурных помех.

С выхода блока 11 на вход блока 131 подается логический ноль, а значит на его выходе будет логическая единица, которая держит открытым блок 135. При этом тактовые импульсы с выхода блока 12 через блок 135 поступают на определенное число тактовых импульсов в блок 132. Это число определяется временем, в течение которого устройство поиска будет производить обнаружение сигнала на данном канале. Когда поступит заданное число тактовых импульсов, на которое рассчитан блок 132, на его выходе сформируется логическая единица, при поступлении которой в блоке 133 сформируется логический импульс, при поступлении которого в блоке 134 происходит переключение на другой канал, и на его выходе формируется сигнал, который запускает блок 136, где происходит перестройка на другую частоту.

Блок 134 может быть реализован как обычный переключатель диапазонов, которые широко используются в различного вида радиоприемниках, то есть это известная задача, решаемая известными методами.

Рассмотрим блок 136, представляющий собой перестраиваемый генератор. Работа перестраиваемого генератора заключается в том, чтобы он изменял свою частоту при поступлении на его вход соответствующих сигналов. В частности, перестраиваемый генератор можно выполнить на микросхеме класса DDS - прямой цифровой синтезатор. В основу этого может быть положена микросхема AD 9858 (Analog Devices) в типовой схеме включения.

Функциональная схема блока таймеров 14 приведена на фиг.6, где введены следующие обозначения:

141 - регистр сдвига;

142₁, … 142_m - первый, … m-й таймеры;

143₁, … 143_m - первый, … m-й формирователи.

Блок таймеров 14 содержит регистр сдвига 141, m выходов которого (где m=k-1) соединены с входами соответствующих m таймеров 142₁-142_m, выходы которых соединены с входами соответствующих m формирователей 143₁-143_m, выходы которых являются соответствующими выходами блока таймеров 14. Сигнальный вход регистра сдвига 141 является сигнальным входом блока таймеров 14, а вход сброса в нулевое состояние регистра сдвига 141 является управляющим входом блока таймеров 14.

Блок таймеров 14 работает следующим образом.

В исходном состоянии на выходах блока 141 находятся логические нули, блоки 142₁-142_m находятся в незапущенном состоянии.

В случае прихода первой логической единицы на сигнальный вход блока 14 произойдет заполнение регистра сдвига 141, что приведет к запуску первого таймера 142₁. Отработав, первый таймер 142₁ выдаст сигнал первому формирователю 143₁, который на первом выходе блока 14 сформирует логическую единицу и подаст ее на управляющий вход второго ключа 5₂. Ключ 5₂ откроется и пропустит сигнал на соответствующие входы блоков 7 и 8 для принятия дальнейшего решения.

В случае прихода второй логической единицы на сигнальный вход блока 14 отработают блоки 142₂ и 143₁, и так далее до прихода m единиц.

В случае прихода m логических единиц на сигнальный вход блока 141 произойдет заполнение регистра сдвига 141, что приведет к запуску m-го таймера 142_m. Отработав, таймер 142_m подаст сигнал формирователю 143_m, который сформирует логическую единицу и подаст на управляющий вход k-го ключа 5_k, который откроется и пропустит сигнал на соответствующие входы блоков 7 и 8 для принятия дальнейшего решения.

В случае прихода с выхода блока 8 логической единицы на управляющий вход блока 14 произойдет обнуление регистра сдвига, что приведет блок 14 в исходное состояние. Такое состояние возможно в случаях: когда сигнал найден или когда на вход приемника поступает мощная структурная помеха или смесь полезного сигнала и мощной структурной помехи.

Детекторы, ключи и блоки сравнения с порогом имеют широкое применение. Описание структуры и принципов построения подобных блок-схем можно найти, например, в книге [3].

Блок 12 может быть выполнен на основе различных типов генераторов, например на основе кварцевого генератора, приведенного на рис.4.5 стр.86-87 в книге [3], либо на основе блокинг-генератора, приведенного на рис 4.9 стр.94-96 в книге [3].

Схемы каскадов логических элементов «ИЛИ» приведены в книге [4].

Таким образом, введение дополнительных блоков в заявленном устройстве обеспечивает снижение вероятности ложной синхронизации на мощные структурные помехи за счет более полной проверки по отличительным признакам полезного сигнала от структурной помехи, в результате чего улучшается эффективность поиска широкополосных сигналов.

Источники информации

1. Шумоподобные сигналы в системах передачи информации / под редакцией Пестрякова В.Б. - М.: Сов. Радио, 1973.

2. Варакин Л.Е. / Системы связи с шумоподобными сигналами. - М.: Радио и связь, 1985.

3. Мэндл М. / 200 избранных схем электроники / пер. с англ. под ред. Ицхоки Я.С. - М.: Мир, 1980.

4. Аналоговая и цифровая электроника (Полный курс): Учебник для вузов / Ю.Ф.Опадчий, О.П.Глудкин, А.И.Гуров. Под ред. О.П.Глудкина. - М.: Горячая Линия - Телеком, 2000. 768 с.: ил. с.710-719.

Устройство поиска широкополосных сигналов, содержащее линейную часть, сигнальный вход которой является входом устройства, перестраиваемый согласованный фильтр, k детекторов, k блоков сравнения с порогом, k ключей, k логических элементов НЕ, первую и вторую схемы логических элементов ИЛИ, ключ для подачи решения об обнаружении сигнала, триггер, генератор тактовых импульсов, блок управления переключением каналов, блок таймеров и счетчик, выход которого является выходом устройства, при этом выход линейной части соединен с сигнальным входом перестраиваемого согласованного фильтра, выход которого соединен с входами k детекторов, выход каждого из детекторов через соответствующий блок сравнения с порогом соединен с сигнальным входом соответствующего ключа, выход первого ключа соединен с первым входом первой схемы логических элементов «ИЛИ», а через первый логический элемент НЕ - с первым входом второй схемы логических элементов ИЛИ, выходы со второго по k-й ключей соединены с соответствующими со второго по k-й входами второй схемы логических элементов ИЛИ, а через соответствующие со второго по k-й логические элементы НЕ - с соответствующими со второго по k-й входами первой схемы логических элементов ИЛИ, выход первой схемы логических элементов ИЛИ соединен с сигнальным входом блока таймеров, вторым управляющим входом перестраиваемого согласованного фильтра, счетным входом счетчика и сигнальным входом ключа для подачи решения об обнаружении сигнала, выход второй схемы логических элементов ИЛИ соединен с первым управляющим входом перестраиваемого согласованного фильтра и управляющими входами блока таймеров, триггера и счетчика, выход которого соединен с (k+1)-м входом второй схемы логических элементов ИЛИ и управляющим входом блока управления переключением каналов, тактовый вход которого соединен с выходом генератора тактовых импульсов, а выход блока управления переключением каналов соединен с управляющим входом линейной части, с первого по m-й выходы блока таймеров соединены с управляющими входами со второго по k-й ключей, причем сигнал логической единицы, поступающий на первый управляющий вход перестраиваемого согласованного фильтра, является для него сигналом сброса, перестраиваемый согласованный фильтр является согласованным для обнаруживаемого сигнала в случае отсутствия сигнала логической единицы на его втором управляющем входе, перестраиваемый согласованный фильтр является согласованным для сигнала, ортогонального к обнаруживаемому, в случае поступления на его второй управляющий вход сигнала логической единицы.