Система стереотелевидения

Система стереотелевидения

Иллюстрации

Показать все

Реферат

Изобретение относится к технике радиосвязи и может быть использовано для цифрового телевещания.

За прототип принята “Система стереотелевидения” [1], содержащая на передающей стороне фотоэлектрический преобразователь /ФЭП/ на основе пьезодефлекторов, формирующий два изображения одного объекта и включающий правый и левый объективы, соответствующее число пьезодефлекторов, блоки строчной и кадровой развертки, шесть фотоприемников, шесть предварительных усилителей, и содержащая шесть ключей, три АЦП видеосигнала, два АЦП сигнала звука, генератор синусоидальных колебаний и синтезатор частот, три формирователя кодов, два самоходных распределителя импульсов /СРИ/, триггер и трехканальный передатчик радиосигналов, на приемной стороне содержащая антенну, блок управления, три тракта приема и обработки кодов видеосигналов, светодиодный плоскопанельный экран /СД-экран/, канал формирования управляющих сигналов, два канала воспроизведения звука, ИК-передатчик, расположенный на корпусе СД-экрана и ЗД-очки с ИК-приемником на их оправе. Каждый тракт приема и обработки кодов видеосигналов включает блок приема радиосигналов, усилитель радиочастоты, двухполярный амплитудный детектор, два формирователя импульсов и канал одного из цветовых сигналов, включающий два регистра цветового сигнала /R, G, B/, первый блок задержки, сумматор, второй блок задержек, два накопителя кодов кадра и два блока формирования импульсов. В передающей стороне видеорежим 960×540×50 Гц. Информация кодов стереопар передается тремя радиоканалами. На приемной стороне принимаются три радиосигнала тремя трактами приема и обработки кодов видеосигналов последовательно правого и левого кадров стереопар, коды сигналов R, G, B распределяются по своим каналам, в которых выполняется удвоение отсчетов в строке с 960 до 1920 и удвоение строк с 540 до 1080 в кадре. Коды в каждом канале поступают в два накопителя кодов кадра, с них в два блока формирователей импульсов и с них на входы СД-экрана, изображение с которого воспринимается зрителем объемным через ЗД-очки, воспроизводимый видеорежим 1920×1080. Недостатки прототипа: передача информации стереопар по трем радиоканалам, прием ее тремя трактами приема и использование в СД-экране светодиодных ячеек, содержащих каждая по 24 светодиода, определяют высокую энергоемкость системы.

Цель изобретения - снижение энергоемкости системы. Техническим результатом является уменьшение энергоемкости системы в три раза при передаче-приеме информации, достигаемое передачей радиосигналов одним радиоканалом и приемом ее одним трактом приема и обработки кодов, и уменьшение числа светодиодов, используемых в СД-экране в 8 раз, достигаемое применением СД-ячеек, содержащих по три светодиода

Сущность изобретения состоит в том, что в систему стереотелевидения, содержащую на передающей стороне ФЭП, три АЦП видеосигнала, формирователь кодов, два СРИ и передатчик радиосигналов, приемную сторону, включающую тракт приема и обработки кодов с каналами сигналов R, G, B и СД-экран, на передающей стороне вводятся три АЦП видеосигнала, шесть кодеров, в ФЭП вводятся две матрицы ПЗИ, а передатчик выполняется одноканальным, на приемной стороне прием информации выполняется одним трактом приема и обработки кодов видеосигналов, вводятся два приемных регистра и три канала левого кадра стереопары сигналов R_Л, G_Л, B_Л, в каждый из каналов правого и левого кадров стереопары вводятся декодер и формирователь управляющих сигналов, а СД-экран выполняется из СД-ячеек, содержащих по три светодиода.

Передающая сторона на фиг.1, структура цифрового потока на фиг.2, кодер на фиг.3, диаграммы работы кодера на фиг.4, формирователь кодов на фиг.5, приемная сторона на фиг.6, спектр амплитудно-модулированного сигнала на фиг.7, двухполярный амплитудный детектор на фиг.8, декодер на фиг.9, блок обработки кодов на фиг.10, накопитель кодов кадра на фиг.11, блок регистров на фиг.12, 13, формирователь управляющих сигналов на фиг.14, блок выделения ССИ /СИС/ на фиг.15, СД-ячейка на фиг.16, элемент матрицы на фиг.17, расположение излучающих элементов матрицы в СД-экране на фиг.18, временные диаграммы работы системы на фиг.19.

На передающей стороне принимается видеорежим 800×1000×25 Гц, где 800 - число кодируемых отсчетов в строке, 1000 - число кодируемых строк кадра, 25 Гц - частота стереопар: коды цветовых сигналов правого кадра R, G, B и коды цветовых сигналов левого кадра R_Л, G_Л, B_Л передаются в одном потоке параллельно /фиг.2/. Частота дискретизации при аналого-цифровом преобразовании сигналов стереопар составляет: f_ацп=800_отсч×1000_стр×25 Гц=20 МГц.

Частота строк 25 Гц×1000_стр=25 кГц.

При формировании цифрового изображения с высокой частотой дискретизации всегда будут коды, равные по величине, и чем выше частота дискретизации, тем равных по величине кодов будет больше. В заявляемой системе применяется сжатие потока кодов кадра раздельно каждого цветового сигнала R, G, В правого кадра и R_Л, G_Л, B_Л левого кадра стереопары. Коэффициент сжатия в каждом потоке цветового сигнала принимается равным 4. Частота дискретизации на выходе каждого кодера составляет 5 МГц . Период следования кодов в потоке 200 нс период следования разрядов в коде 7,4 нс 27 число разрядов в суммарном коде, который состоит из трех 9-разрядных кодов сигналов R, G, B правого кадра стереопары, суммарный код левого кадра стереопары состоит из трех 9-разрядных кодов сигналов R_Л, G_Л, B_Л. Тактовая частота в системе составляет: f_T=5 МГц×27_разр=135 МГц.

Несущая частота передатчика принимается f_H=135 МГц×15=2025 МГц. Верхняя боковая частота f_B=2025 МГц+135=2160 МГц, нижняя боковая модулирующая частота f_HH=2025 МГц-135 МГц=1890 МГц. Передающая сторона включает /фиг.1/ фотоэлектрический преобразователь 1 /ФЭП/, являющийся датчиком видеосигналов двух изображений: правого и левого, формирует три цветовых сигнала R, G, B правого кадра и три цветовых сигнала R_Л, G_Л, B_Л левого кадра стереопары и содержит первый /правый/ объектив 2, в фокальной плоскости которого расположена фоточувствительная сторона матрицы ПЗИ 3 - прибора с зарядовой инжекцией по технологии Foveon Х3 из трехслойного КМОП-датчика [2 с.552, 3 с.832-835] с соответствующим оптическим разрешением /не менее 1600×1000/, обеспечивающим 24-битную глубину цвета [3 с.835], первый-третий выходы матрицы ПЗИ 3 подключены соответственно к входам предварительных усилителей 4, 5, 6. ФЭП содержит второй /левый/ объектив 7, расположенный на соответствующем расстоянии от объектива 2, в фокальной плоскости объектива 7 расположена фоточувствительная сторона второй матрицы ПЗИ 8, первый-третий выходы которой подключены к входам соответственно предварительных усилителей 9 /R_Л/, 10 /G_Л/, 11 /В_Л/. Передающая сторона включает первый 12, второй 13, третий 14 АЦП видеосигнала R, G, B, четвертый 15, пятый 16 и шестой 17 АЦП видеосигнала R_Л, G_Л, B_Л, с первого 18 по шестой 23 кодеры, формирователь 24 кодов, генератор синусоидальных колебаний 25 и синтезатор 26 частот, первый 27 и второй 28 ключи, первый СРИ 29, формирующий коды строчных синхроимпульсов ССИ, второй СРИ 30, формирующий коды строчных синхроимпульсов ССИ, второй СРИ 30, формирующий коды синхроимпульсов стереопар СИС, первый АЦП 31 и второй АЦП 32 сигнала звука, на входы которых подаются звуковые сигналы 3в1, 3в2, и передатчик 33 радиосигналов, включающий последовательно соединенные усилитель 34 несущей частоты, амплитудный модулятор 35 и выходной усилитель 36. Амплитудный модулятор 35 содержит последовательно соединенные кольцевой модулятор, в котором подавляется несущая [4 стр.234], и полосовой фильтр, отфильтровывающий ненужную боковую частоту. АЦП видеосигнала 12-17 выполнены идентично и принимаются без изменений из прототипа [1 с.5, рис.5], АЦП 31, 32 сигнала звука принимаются без изменений из прототипа [1 с.5, рис.8] и преобразуют сигналы звука в 16-и разрядные коды, поступающие с дискретизацией 75 кГц с АЦП 31 на третий информационный вход блока 24 /фиг.1/, с АЦП 32 на четвертый информационный вход блока 24. Кодеры 18-23 идентичны, каждый включает /фиг.3/ последовательно соединенные регистр 37, схему 38 сравнения /компаратор/, счетчик 39 импульсов и дешифратор 40, последовательно соединенные блок 41 элементов задержек, блок 42 ключей и буферный накопитель 43 кодов кадра. Информационными входами являются поразрядно объединенные 1-8 входы регистра 37, первые входы 1-8 схемы 38 сравнения и входы блока 41 элементов задержек. Выходами являются 1-9 выходы буферного накопителя 43 кодов кадра, объем его составляет не менее 200×10³ 9-разрядных кодов. Управляющим входом является управляющий вход /5 МГц/ блока 43. Формирователь 24 кодов включает /фиг.5/ три канала. Первый и второй идентичны, выходы их объединены. Первый канал включает последовательно соединенные первый блок 44 элементов И, первые входы которого являются первым информационным входом и принимают коды R, G, B правого кадра стереопары, первый 45 и второй 46 элементы ИЛИ, первый выходной ключ 47 и первый СРИ 48, второй канал включает второй блок 49 элементов И, первые входы которого являются вторым информационным входом блока 24 и принимают коды R_Л, G_Л, В_Л левого кадра стереопары, третий 50 и четвертый 51 элементы ИЛИ, второй выходной ключ 52 и второй СРИ 53. Третий канал включает третий блок 54 элементов И, первые входы которого являются третьим информационным входом и принимают коды звукового сигнала с АЦП 31, пятый элемент ИЛИ 55, выход которого подключен к второму входу второго элемента ИЛИ 46, и третий СРИ 56 включает четвертый блок 57 элементов И, первые входы которого являются четвертым информационным входом блока 24 и принимают коды звукового сигнала с АЦП 32, шестой элемент ИЛИ 58, выход которого подключен к второму входу четвертого элемента ИЛИ 51, и четвертый СРИ 59. Формирователь кодов 24 включает первый 60, второй 61 и третий 64 ключи и последовательно соединенные счетчик 62 импульсов и дешифратор 63. Блоки элементов И 44, 49, 54, 57 каждый включает по 27 элементов И, СРИ 48, 53, 56, 59 являются 27-разрядными самоходными распределителями импульсов. Пятым информационным входом является сигнальный вход ключа 64, шестым является третий вход четвертого элемента ИЛИ 51. Выходами блока 24 являются: первым - объединенные выходы выходных ключей 47, 52, вторым - третий выход дешифратора 63. Управляющими входами являются: первым - объединенные сигнальные входы первого 60 и второго 61 ключей и счетный вход счетчика 62 импульсов, вторым - сигнальные входы выходных ключей 47, 52, третьим - управляющий вход /U_o/ счетчика импульсов, четвертым - управляющий вход третьего ключа 64. Первый выход дешифратора 63 подключен к первому управляющему входу первого ключа 60, второй выход подключен к второму управляющему входу ключа 60 и к первому управляющему входу второго ключа 61, третий выход подключен к второму управляющему входу второго ключа 61 и является вторым выходом формирователя 24 кодов. Вторые входы элементов И блоков 44, 49, 54, 57 подключены к выходам соответственно СРИ 48, 53, 56, 59. Выход первого ключа 60 подключен к входам СРИ 48, 53, выход второго ключа 61 подключен к входам СРИ 56, 59. Приемная сторона включает /фиг.6/ антенну, блок 65 управления /выбора каналов/, один тракт приема и обработки кодов видеосигналов - параллельно правого и левого кадров стереопары, светодиодный плоскопанельный экран /СД-экран/, канал формирования управляющих сигналов и два канала воспроизведения звука. Тракт приема и обработки кодов видеосигналов производит параллельно прием и обработку кодов видеосигналов правого и левого кадров стереопары и включает последовательно соединенные блок 66 приема радиосигналов, усилитель 67 радиочастоты и двухполярный амплитудный детектор 68 и первый 69 и второй 70 формирователи импульсов, включает первый 71 и второй 72 приемные регистры, каждый из которых содержит по 27 разрядов, три идентичных канала сигналов R, G, В правого кадра стереопары, три вторых идентичных канала сигналов R_Л, G_Л, В_Л левого кадра стереопары. Каналы правого кадра стереопары включают: канал сигнала R, последовательно соединенные регистр 73 сигнала R, декодер 74, блок 75 обработки кодов, накопитель 76 кодов кадра и формирователь 77 управляющих сигналов, канал сигнала G - регистра 78 сигнала G, декодер 79, блок 80 обработки кодов, накопитель 81 кодов кадра и формирователь 82 управляющих сигналов, канал сигнала В - регистр 83 сигнала В, декодер 84, блок 85 обработки кодов, накопитель 86 кодов кадра и формирователь 87 управляющих сигналов.

Каналы левого кадра стереопары включают: канал сигнала R_Л, последовательно соединенные регистр 88 сигнала R_Л, декодер 89, блок 90 обработки кодов, накопитель 91 кодов кадра и формирователь 92 управляющих сигналов, канал сигнала G_Л - регистр 93 сигнала G_Л, декодер 94, блок 95 обработки кодов, накопитель 96 кодов кадра и формирователь 97 управляющих сигналов, канал сигнала В_Л - регистр 98 сигнала В_Л, декодер 99, блок 100 обработки кодов, накопитель 101 кодов кадра и формирователь 102 управляющих сигналов. Выходы формирователей 77, 82, 87, 92, 97, 102 управляющих сигналов подключены к соответствующим входам СД-экрана 103 с расположенным на его корпусе ИК-передатчиком 104. В состав приемной стороны входят ЗД-очки 105 с ИК-приемником 106 на их оправе, входное окно ИК-приемника 106 расположено при пользовании против выходного окна ИК-передатчика 104. Изображение с СД-экрана зрителем воспринимается объемным через ЗД-очки 105. При воспроизведении на экране правого и левого кадров стекла очков поочередно теряют прозрачность, каждый глаз видит свой кадр, что и дает стереоэффект. Стекла ЗД-очков выполнены по технологии ЖК-ячеек просветного типа, используемые как электронно-управляемые светофильтры /затворы/ [3 с.558, 559, 564, 565]. С приходом сигнала 25 Гц /U_выдI с первого выхода триггера 114/ в ИК-передатчик 104 он излучает ИК-импульс, принимаемый ИК-приемником 106, который выдает управляющий сигнал в ЖК-ячейки левого стекла, затемняя его на 20 мс, затем схема ИК-приемника выдает второй сигнал в ЖК-ячейки правого стекла, затемняя его на 20 мс, в результате каждый глаз видит свой кадр. В заявляемой системе включается и второй вариант: схема ИК-приемника соединительным кабелем подключается к первому выходу триггера 114, идет тот же процесс управления затемнением стекол ЗД-очков без участия ИК-передатчика 104. Порядок работы приемной стороны определяет канал формирования управляющих сигналов, включающий последовательно соединенные блок 107 выделения строчных синхроимпульсов /ССИ/, синтезатор 108 частот, первый ключ 109, счетчик 110 импульсов и дешифратор 111, блок 112 выделения синхроимпульсов стереопар /СИС/, второй ключ 113 и триггер 114. Приемная сторона включает идентичные первый 115 и второй 116 каналы воспроизведения звука, каждый из которых содержит регистры, цифроаналоговый преобразователь /ЦАП/ с фильтром НЧ, усилитель мощности и громкоговоритель.

СД-экран 103 представляет совокупность излучающих элементов по числу разрешения кадра 1,6×10⁶ /1600×1000/, выполненных в соответствующем экранном материале. СД-экран включает экранный материал и матрицу из излучающих элементов по числу разрешения кадра. Каждый излучающий элемент включает три светодиодных ячейки /СД-ячейки/, каждая из которых излучает один из основных цветов R, G, B. СД-ячейка содержит /фиг.16/ светодиод 153 белого свечения и соответствующий цветной светофильтр 154 на излучающей стороне. Три СД-ячейки составляют излучающий элемент в матрице /фиг.17/, расположение СД-ячеек в матрице экрана на фиг.18. Уровень яркости излучения СД-ячейки воспринимается зрением пропорционально числу импульсов излучений, выполняемых светодиодами ячейки за период кадра /20 мс/, которых может быть от одного /78 мкс/ до 255 /20 мс/. Суммарное излучение трех основных цветов тремя светодиодами излучающего элемента формирует яркость и цветовой тон одного пиксела на экране. В качестве светодиодов могут применяться светодиоды с полимерными органическими молекулами - светодиоды технологии СДТ /или PLEД/ [8 с.43] или сверхяркие светодиоды белого свечения фирм “Nichia”, “Ledtronics” [9 с.47]. Светодиоды - как технологии СДТ, так и сверхъяркие исполняются в экранном материале методом микроэлектронной технологии. Размеры сверхъярких светодиодов допускаются диаметром до 0,5 мм /фиг.16/, размер одного излучающего элемента в этом случае 1×1 мм /фиг.17/, размер СД-экрана составит:

по горизонтали 1600×1 мм=1600 мм,

по вертикали 1000×1 мм=1000 мм,

по диагонали 188 см или 74”.

Декодеры 74, 79, 84, 89, 94, 99 идентичны, каждый включает /фиг.9/ последовательно соединенные первый 9-разрядный регистр 117, накопитель 118 кодов кадра емкостью 200000 9-разрядных кодов /200_отсч×1000_строк/, второй 9-разрядный регистр 119, первый блок 120 ключей из 8 ключей и третий 8-разрядный регистр 121, последовательно соединенные второй блок 122 ключей из восьми ключей, 8-разрядный вычитающий счетчик 123 импульсов и дешифратор 124, первый 125, второй 126, третий 127 и четвертый 128 ключи. Информационными входами декодера являются 1-9 входы первого регистра 117, выходом являются 1-8 выходы третьего регистра 121. Управляющими входами являются: первым - объединенные управляющий вход регистра 117 и сигнальный вход /5 МГц/ третьего ключа 127, вторым - объединенные сигнальные входы /20 МГц/ ключей 125, 126, 128. Выход девятого разряда второго регистра 119 параллельно подключен к первому управляющему входу второго ключа 126, к вторым управляющим входам третьего 127 и четвертого 128 ключей и первого 125 ключа и к второму управляющему входу первого блока 120 ключей, к первому управляющему входу второго блока ключей 122. Выход первого ключа 125 подключен к первому управляющему входу третьего регистра 121, второй управляющий вход которого подключен к выходу второго ключа 126, к которому подключен и счетный вход вычитающего счетчика 123 импульсов. Выход дешифратора 124 подключен параллельно к первому управляющему входу первого блока 120 ключей, к второму управляющему входу второго блока 122 ключей, к первым управляющим входам ключей 125, 127, 128 и к второму управляющему входу второго ключа 126. Выход третьего ключа 127 подключен к управляющему входу накопителя 118 кодов кадра, выход четвертого ключа 128 подключен к управляющему входу второго регистра 119. Блоки 75, 80, 85, 90, 95, 100 обработки кодов идентичны, каждый включает /фиг.10/ триггер 129, вход которого является управляющим входом /20 МГц/, первый 130 и второй 131 блоки ключей по 8 штук в каждом, первый 132, второй 133, третий 134, четвертый 135 регистры, сумматор 136, пятый 137 и шестой 138 регистры и 16 диодов. Информационными входами блока 75 являются поразрядно объединенные входы блоков 130, 131 ключей, на них в параллельном виде с декодера 74 поступают коды с частотой 20 МГц. Выходами являются поразрядно объединенные выходы 0-7 сумматора 136 и выходы 1-8 регистров 137, 138, которые выполняют хранение /задержку/ кодов на 50 нс. Частота выхода кодов с блока 75 40 МГц. Первый выход триггера 129 подключен к управляющим входам регистров 133, 134, 137 и к управляющему входу блока 130 ключей, второй выход триггера подключен к управляющим входам первого 132, четвертого 135, шестого 138 регистров и к управляющему входу второго блока 131 ключей. Вход триггера подключен к управляющему входу сумматора 136. Выходы первого блока 130 ключей подключены к 1-8 входам первого 132 и второго 133 регистров. Выходы второго блока 131 ключей подключены к 1-8 входам третьего 134, четвертого 135 регистров. Выходы первого регистра 132 подключены к входам пятого 137 регистра и через диоды к первым входам сумматора 136, к которым подключены и выходы второго 133 регистра. Выходы третьего 134 регистра подключены к входам шестого 138 регистра и через диоды - к вторым входам сумматора, к которым подключены и выходы четвертого регистра 135. Накопители 76, 81, 86, 91, 96, 101 кодов кадра идентичны, каждый включает /фиг.11/ блоки 139 регистров по числу строк в кадре /1000/. Информационным входом блока 76 /81/ являются поразрядно объединенные 1-8 входы блоков 139_1-1000. Управляющими входами являются: первым - первый управляющий вход /25 Гц/ первого блока 139₁ регистров, вторым - объединенные вторые управляющие входы U_выд/25 кГц/ блоков 139 регистров, третьим - объединенные третьи управляющие входы U_д/40 МГц/ блоков 139 регистров. Каждый управляющий выход предыдущего блока регистров является первым управляющим входом каждого последующего блока 139 регистров. Управляющий выход последнего блока 139₁₀₀₀ регистров подключен параллельно к четвертым управляющим входам всех блоков 139 регистров. Выходами накопителя 76 кодов кадра являются выходы всех блоков 139 регистров. Блоки 139 регистров идентичны, каждый включает /фиг.12, 13/ первый 140 и второй 141 ключи, распределитель 142 импульсов и восемь регистров 143_1-8, каждый из которых содержит по 1600 разрядов по числу отсчетов в строке. Информационными входами блока 139 регистров являются с первого по восьмой поразрядно объединенные третьи входы разрядов восьми регистров 143. Выходами являются параллельные выходы всех разрядов /1600/ восьми регистров 143, всего выходов 12800 /1600×8/. Выходы 1000 блоков 143 являются выходами накопителя 76 кодов кадра, этих выходов 12,8×10⁶/12800×1000/. Управляющими входами являются: первым - первый управляющий вход /25 Гц/ первого ключа 140, вторым - сигнальный вход U_выд/25 кГц второго ключа 141, третьим - сигнальный вход U_д/40 МГц/ первого ключа 140, четвертым - первый управляющий вход второго ключа 141. Последний выход распределителя 142 импульсов является управляющим выходом блока 139 регистров для следующего блока 139₂ регистров и подключен к первому управляющему входу первого ключа 140 /фиг.12/. Выход первого ключа подключен к входу распределителя 142 импульсов, выходы которого последовательно, начиная с первого, подключены к первым /тактовым/ входам разрядов восьми регистров 143. Выход второго ключа 141 подключен параллельно к вторым входам разрядов восьми регистров 143 и к второму управляющему входу своего ключа 141, прошедший один импульс Uвыд закрывает ключ 141. Выходы накопителей кодов кадра /фиг.6/ подключены к информационным входам своих формирователей 77, 82, 87, 92, 97, 102 управляющих сигналов, назначение которых выполнять преобразования “код - число импульсов излучений” для получения соответствующей скважности излучений светодиодов за период кадра. Каждый из формирователей управляющих сигналов включает преобразователей по числу разрешения кадра 1600×1000=1,6×10⁶. Формирователи управляющих сигналов идентичны, каждый включает /фиг.14/ блок 144 формирователей импульсов, содержащий идентичные схемы формирования импульсов по числу преобразователей /1,6×10⁶/ и являющийся управляющим входом, подключен к соответствующему выходу триггера 114 /фиг.6/, и преобразователи “код - число импульсов излучений”, число которых по числу разрешения кадра. Каждый преобразователь включает /фиг.14/ последовательно соединенные дешифратор 145, входы которого являются информационными входами преобразователя, блок 146 ключей из 255 ключей и выходной ключ 147, включает СРИ 148 и источник 149 питания для одного светодиода в СД-экране. Выходы дешифратора 145 подключены к первым соответствующим управляющим входам блока 146 ключей, выходы которых объединены и подключены к управляющему входу U_oт выходного ключа 147, сигнальный вход которого подключен к выходу источника 149 питания. СРИ 148 подключен к соответствующему выходу в блоке 144 и имеет 255 разрядов, выходы которых подключены к сигнальным входам соответствующих ключей в блоке 146 ключей /вход 2/. Информационными входами блока 77 /82, 87/ являются информационные входы всех преобразователей “код - число импульсов излучений”, выходы выходных ключей 147 являются выходами блока 77 /82, 87/, которые подключены к соответствующим входам СД-экрана 103. Исходное состояние выходных ключей 147 и ключей в блоках 146 закрытое. С поступлением на управляющий вход формирователя 77 управляющих сигналов импульса с соответствующего выхода триггера 114 схемы формирователей импульсов блока 144 выдают параллельно импульсы U_П соответствующей амплитуды и длительности и запускают в работу все СРИ 148. Длительность работы СРИ 148, прохождение импульса от первого разряда до последнего 255 разряда составляет 20 мс /50 Гц/. Коды со всех накопителей кодов кадра 76, 81, 86, 91, 96, 101 параллельно и синхронно выдаются в дешифраторы 145 формирователей управляющих сигналов 77, 82, 87, 92, 97, 102. Выходные сигналы с дешифраторов 145 /фиг.14/ соответственно значениям кодов открывают соответствующие ключи в блоках 146. С приходом на вход блока 144 управляющего сигнала на входы всех СРИ 148 поступают импульсы U_П, запускающие в работу СРИ 148. На выходах 255 разрядов последовательно через 78 мкс появляется импульс, поступающий на сигнальный вход своего ключа в блоке 146, который, пройдя открытый ключ блока 146, открывает выходной ключ 147, и этот же импульс закрывает пройденный ключ, поступая с его выхода на второй управляющий вход ключа, как и в ключе 141 блока 139 /фиг.12/. Таким образом, все ключи блока 146 после срабатывания всех 255 разрядов СРИ 148 переходят в закрытое исходное состояние.

Каждый импульс U_oт с блока 146 открывает выходной ключ на длительность в 78 мкс: , где 20 мс /20000 мкс/ длительность кадра, 255 - разрешение 8-разрядного кода, число выходных сигналов с СРИ 148. Соответственно величине кода светодиод за период кадра запитывается по 78 мкс столько раз, сколько было открыто ключей в блоке 146 ключей /фиг.14/, чем больше величина кода, тем больше число импульсов излучений произвел светодиод за период кадра 20 мс. Пример распределения импульсов излучений в периоде кадра соответственно величине кода в таблице 1.

Таблица 1
Код на входе дешифратора 145	Распределение импульсов излучений в периоде кадра	Число излучений за кадр
00…	00	00…			000	0
00…	001	00…	128		000	1
00…	010	00 88		176	000	2
00…	011	00 64	128	192	00	3
.		.		.
.		.		.
.		.		.
11111110	1, 2, 3, 4…	253, 254	254
11111111	1, 2, 3, 4…	253, 254, 255	255

0 - отсутствие излучения,

1, 2, 3, 4…255 - номера следования излучений в периоде кадра. Следование импульсов излучений в периоде кадра через равные интервалы времени соответствует естественному восприятию зрением человека изображения по достоверности в цветопередачи и по яркости. Инерционность срабатывания светодиодов должна быть до 1 мкс.

В блоках 76, 81, 86 сосредотачиваются коды сигналов R, G, B правого кадра стереопары, в блоках 91, 96, 101 сосредотачиваются коды сигналов R_Л, G_Л, B_Л левого кадра стереопары.

Импульс СИС 25 Гц с блока 112 открывает ключ 113, который пропускает импульсы 50 Гц частоты кадров, первый импульс, проходящий ключ, является импульсом правого кадра стереопары. С выхода ключа 113 импульсы 50 Гц поступают на вход ИК-передатчика 104 и на вход триггера 114. По окончании заполнения в накопителях 76, 81, 86, 91, 96, 101 кодов кадра всех регистров 139 /фиг.11/ коды правого кадра стереопары R, G, B и коды левого кадра стереопары R_Л, G_Л, B_Л параллельно и синхронно выдаются в формирователи 77, 82, 87, 92, 97, 102 управляющих сигналов. Преобразование в них кодов в число импульсов излучений идет параллельно. Сигнал с первого выхода триггера 114 U_выд1 поступает на управляющий вход блоков 77, 82, 87, схемы формирования импульсов U_П блока 144 /фиг.14/ запускают в работу СРИ 148, импульсы с выходов разрядов которого последовательно через открытые ключи в блоке 146 поступают на управляющий вход U_oт выходного ключа 147. Каждый импульс открывает выходной ключ 147 на длительность импульса U_oт /78 мкс/, а источник 149 питания запитывает на 78 мкс свой светодиод в СД-экране. За период 20 мс правого кадра каждый светодиод выдает столько импульсов излучений, сколько ключей в блоке 146 было открыто с дешифратора 145. В это время в ЗД-очках затемнено левое стекло и зритель видит правым глазом правый кадр. Через 20 мс сигнал U_выд2 со второго выхода триггера 114 поступает на управляющие входы блоков 92, 97, 102, в них с блока 144 сигналами U_П запускаются СРИ 148, следуют те же процессы, что и в блоках 77, 82, 87, и зритель через открытое левое стекло ЗД-очков левым глазом видит левый кадр стереопары.

Далее процессы повторяются.

Блок 107 выделения ССИ и блок 112 выделения синхроимпульсов стереопар СИС идентичны, каждый включает /фиг.15/ 5-и разрядный счетчик 150 импульсов, дешифратор 151, элемент НЕ 152 и два диода. Информационным входом блока 107 /112/ является счетный вход счетчика 150 импульсов, управляющим входом является управляющий вход U_o счетчика 150 импульсов, который через первый диод подключается к выходу соответствующего формирователя /69, 70/ импульсов, фиг.6. В блоке 107 информационный вход подключен к выходу формирователя 69 импульсов, управляющий вход подключен к выходу формирователя 70 импульсов. В блоке 112 информационный вход подключен к выходу блока 70, управляющий вход через диод подключен к выходу блока 70. Выходом блока 107 является выход дешифратора 151, который через второй диод подключен к выходу элемента НЕ 152, и вместе они подключены к управляющему входу счетчика 150 импульсов после первого диода. Код ССИ является 27-и разрядным кодом из одних единиц. Код СИС также является 27-и разрядным кодом из одних единиц. Код ССИ поступает на счетный вход блока 107, в этот момент импульсов с блока 70 нет, код СИС поступает на счетный вход блока 112, в этот момент импульсов кода с блока 69 нет /фиг.2/.

Работа блоков 107 /112/ фиг.15.

С поступлением кода ССИ на счетный вход счетчика 150 импульсов он ведет счет 27 импульсов подряд, в счетчике формируется код 11011. В результате на выходах 1, 2, 4, 5 разрядов счетчика 150 появляются сигналы, они дешифруются дешифратором 151, на выходе блока 107 появляется импульс ССИ /25 кГц/. При поступлении импульсов кода ССИ с блока 70 импульсы никакого кода не поступают на второй вход блока 107. Начиная со второго кода строки, с блока 70 пойдут коды на управляющий вход счетчика 150, и с приходом каждого импульса, кода счетчик 150 обнуляется и не сможет достигнуть счета 27. Параллельно и на счетный вход счетчика 150 идут коды строки, и по каждому нулю в коде элемент НЕ 152 выдает импульс на управляющий вход счетчика и обнуляет его. В дополнение с выхода дешифратора 151 сигнал ССИ через второй диод поступает на управляющий вход счетчика 150 и обнуляет его. Таким образом, схема блока 107 /112/ исключает появление на выходе ложного сигнала ССИ /СИС/.

Блок 112 работает аналогично.

ФЭП 1 первой матрицей ПЗИ 3 формирует три аналоговых видеосигнала правого кадра и параллельно второй матрицей ПЗИ 8 формирует три аналоговых видеосигнала левого кадра. На каждый из трех слоев матриц ПЗИ с ключа 27 поступают импульсы 25 кГц частоты строк для считывания сигналов пикселов по вертикали, входы 1 матриц. На вторые входы матриц с ключа 28 поступают импульсы 20 МГц для считывания сигналов пикселов по горизонтали [3 с.832]. Аналоговые сигналы с матриц поступают в предварительные усилители 4-6, 9-11, с выходов которых поступают в АЦП соответственно 12-14 и 15-17, с выходов которых 8-и разрядные коды цветовых сигналов с дискретизацией 20 МГц поступают на входы кодеров 18-20 правого кадра, на входы кодеров 21-23 левого кадра. Синхронизация считывания сигналов с матриц ПЗИ выполняется открытием ключей 27, 28 передним фронтом импульса 25 Гц на длительность кадра 40 мс. Синтезатор 26 частот выдает: с первого выхода импульсы 20 МГц дискретизации кодов в АЦП 12-17, со второго выхода импульсы 5 МГц U_выд с кодеров 18-23 и на первые управляющие входы формирователя 24 кодов, АЦП 31, 32, с третьего - импульсы 75 кГц дискретизации кодов сигнала звука на вторые управляющие входы АЦП 31, 32, с четвертого - тактовые импульсы 135 МГц на второй управляющий вход блока 24, с пятого - импульсы 25 кГц частоты строк на сигнальный вход ключа 27, с шестого - импульсы 25 Гц частоты стереопар, с седьмого выхода - синусоидальные колебания несущей частоты 2025 МГц со стабильностью 10^-7 в передатчик 33 радиосигналов.

АЦП преобразуют аналоговые видеосигналы в 8-разрядные коды, которые в параллельном виде поступают на 1-8 входы кодеров 18-23.

Работа кодеров, фиг.3.

Коды поступают на 1-8 входы регистра 37, на первые входы схемы 38 сравнения и на входы блока 41 элементов задержек. Исходное состояние ключей в блоке 42 открытое. Код в блоке 41 задерживается на время срабатывания схемы сравнения /18 нс/ и поступает через открытые ключи блока 42 на 1-8 входы буферного накопителя 43 кодов кадра емкостью 200×10³ 9-разрядных кодов. Схема 38 сравнения выполняет сравнение по величине каждого предыдущего и последующего кодов с целью выявления их равенства или неравенства. При следовании неравных кодов они проходят через блок 41, открытые ключи блока 42 и поступают на 1-8 входы буферного накопителя 43 кодов. Выдача кодов из блока 43 выполняется сигналом U_выд 5 МГц с выхода 2 блока 26. Поступление кодов в блок 43 при следовании неравных кодов идет с частотой 20 МГц. В общем потоке кодов имеется большое число равных по величине кодов, следующих последовательно. За счет равных кодов, следующих последовательно, кодер и выполняет сжатие потока кодов. Коэффициент сжатия, плавающий от 1 до 255, общий коэффициент сжатия потока кодов кадра принимается равным 4, поэтому частота выдачи с блока 43 принимается 5 МГц При коэффициенте сжатия выше 4 частота 5 МГц выдачи будет тем более удовлетворять. Схема 38 сравнения выполняет сравнение кодов и представляется двумя микросхемами 53ОСП1 с временем срабатывания 18 нс [5 с.279]. При неравенстве кодов А>B появляется сигнал на выходе 2 блока 38 /в микросхеме выход 5 [5 с.272, рис.2.190]/, при равенстве кодов А=В сигнал с выхода 1 /в микросхеме вых.7/. При равенстве кодов сигнал с выхода 1 блока 38 закрывает ключи в блоке 42, поступает счетным импульсом в счетчик 39 импульсов и как сигнал U_выд на первый управляющий вход регистра 37. Счетчик 39 8-разрядный, максимальный код в нем 255 /11111111/, отсюда и максимальный коэффициент сжатия 255. Счетчик из микросхем К531ИЕ160 с временем срабатывания 8 нс [5 с.428]. При появлении неравных кодов со схемы 38 следует сигнал с выхода 2 или 3 /А<B/, которые объединены, сигнал с них используется для выдачи кода числа равных кодов из счетчика 39 импульсов через диоды на входы блока 43 и для заполнения в блоке 43 девятого разряда, с которого сигнал используется для опознания по нему кода числа равных кодов при декодировании. Этот же сигнал открывает ключи в блоке 42 /вход 1/ и обнуляет регистр 37 /вход 2/. Выданный перед этим с блока 43 код является первым кодом последовательности, диаграмма I фиг.4, они помечены крестиками. Коды, равные по величине и подсчитанные счетчиком 39, исключаются из потока, диаграмма III фиг.4, за счет их и идет сжатие потока кадра. Емкость буферного накопителя 43 составляет 200×10³ 9-разрядных кодов для обеспечения темпа следования кодов с частотой 5 МГц. При следовании подряд кодов, равных по величине более 255, в работу вступает дешифратор 40. При коде 11111111 дешифратор 40 выдает сигнал, который одновременно открывает ключи в блоке 42, обнуляет регистр 37, сигналом U_выд выдает код из счетчика 39 /вход 1/ и обнуляет счетчик 39 /вход 2/, а в 9-й разряд блока 43 поступает сигнал опознания кода числа равных кодов. Пропускная способность кодера определяется временем срабатывания схемы 38 сравнения, которая обеспечивает до 40 Мбайт/с и удовлетворяет требуемой 20 Мбайт/с. С выходом кодеров 18, 19, 20 9-разрядные коды в параллельном виде поступают на первый информационный вход формирователя 24 кодов /фиг.5/. С выходов кодеров 21, 22, 23 9-разрядные коды поступают на второй информационный вход формирователя 24 кодов. Первым кодом в первой строке кадра идет 27-разрядный код СИС, начиная со второй строки, первым кодом в каждой строке идет код ССИ. В сжатом потоке кодов со 2-го по 197 идут коды цветовых сигналов /фиг.2/, три кода 3в1 и три кода 3в2. Последовательно идущие три 9-разрядных кода R, G, B составляют 27-разрядный суммарный код правого кадра стереопары, три 9-разрядных кода R_Л, G_Л, В_Л составляют 27-разрядный код левого кадра стереопары. На выходе блока 24 единицы в