Последовательный преобразователь двоичпо- десятичного кода в двоичный

Последовательный преобразователь двоичпо- десятичного кода в двоичный

Иллюстрации

Показать все

Реферат

 

О Il И С А Н И Е 237461

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

Кл. 42m, 5/02

21Я), 36 20

Заявлено 16. I l.1968 (№ 1218998 18-24) с пписоедииением заявки ¹

Комитет llo делам изобретений и открытий при Совете Министров

СССР

Приоритет

Л1ПК G 061

11 031

УДК 681 325 53:681..325.63(088.8) Опубликовано 12.II.1969. Бюллетень ¹ 8

Дата опубликования описания 23Х1.1969

Авторы изобретения

В. С. Ионов и В. Ф. Крицын

Центральный научно-исследовательский технологический институт

Заявитсчь

ПОСЛЕДОВАТЕЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ

+" — I ci + " Гт — 17 " = i I>17I

Предложение очносится к автоматике и вычислительной технике и предназначено для вычислите.чьных устройств последовательного действия.

Известен последовательный преобразователь двоично-десятичного кода в двоичный, содер>кящий регистры, сумматоры, элементы задср>кки и чоги 1еские элементы. Устройство основано IIB no. ÷üçoBàíèè алгоритма с>„ iqл- —, ал 2q"- +, ...,а,q +а,9 + где q — основание системы счисления;

i — номер разряда;

r. — число разрядов целой части числа;

M — шсло разрядов дробной части исла; а i — целые поno>êèòåëüíûå числа от нуля до д — 1, показывающие сколько единиц i ого разряда содержится в числе.

Предложенный преобразователь отличается тем, что в нем выход первого сумматора, один вход которого служит входом преобразователя, через элемент совпадения, соединенный со входом управления циркуляцией, связан с регистром сдвига и через элемент совпадения, соединенный со входом управления преобразоваиием, подкгпочеи к первому входу второго сумматора, а чсрсз указанный элемент соВиядения и эчсмент задержки — ко Второму

1>ходу второго сумматора, выход которого

5 присоединен так>ке к регистру сдвига, подключенному ко второму входу первого сумматора.

:->то поэзо.чяет упростить устройство и поиысliòb быстродействие.

10 На чертеже изображена схема предложенного преобразователя.

Преобразователь содержит одноразрядные сумматоры 1 и 2, регистр > сдвига, элементы

coBnяде11ия 4 и 5 и элемент задержки 6. I la

15 вход а подаюlcH разряды десяти шого п)сла, ия вход b — сигналы управления циркуляцисй числа в преобразователе, на вход с — c!11на.чы упр.)вления преобразованием числа и иа вход д — импульсы сдвига.

20 Перед началом работы сумматоры, элементы совпадения и регистр сдвига устанав iiiBBются в исходное состояние. Работа начинается с подачи в преобразователь на вход и старшего разряда десятичного ч)сла в двоичном

25 кодс. 113 и ти BIIBO32 lilc1à из сммматора 1 постяв.1е;- ы элс)iciIT совиядс!Iия o, I>BBI>ci!IBI()щ:1й преобразование II одновременно выполня1ощи и роль зядерж ки H B один Гя 1 т, э Ic)IBIIT задержк1: 6, задср>кива!Оlций I!Ic,10 II 2 два

30 такта, II сумматора 2.

237461

Предмет изобретения

Состав1псль И. H. Г орелова Iскрсд Л. Я, Левина I,оррск1ор И. В. Босняцкая

Рсдак сор Е. Семанова

>лиаз 1306/1О 1 ираж 480 П ОДП11С! i О С

IIIIIII!f1ll !(омитета по делам нзобрстсиий и аткрьппй при Совете Министров СССI

Москва, Центр, пр. Серова, д. 4

Типог1н <11 ÿ, 1 р. Сапу

Зядер>ккя на QJIIEI тякт рявносильчIя умно>кению на два, а задер>кка на два такта— умножению на четыре. Оба элемента задержки, включенные последовательно, дают умно>кение на восемь. На первый вход второго сумматорч поступает число со схемы совпадения б (умноженное на два), а на второй вход сумматора — с линии задержки б (у;1но>кенное на восемь).

В сумматоре 2 этп числовые коды складываются и c) ÷ìà вводится в регистр,3.

Таким образом, выполняется операция (а„1010). После этого в определенный 51омент времен1:, а именно через время Т = nt, вводится следующий по старшинству десятичный разряд в двоичном коде, и выпо Iняется операпия (а„10!О+ а„1), а после выхода из сумматора 1 выполняется операция (а„10!О+

+ав 1 ) (1010). АНаЛОГИЧНО ВВОдятСя И ПОСЛЕдующие десятичные разряды. На время преобразования десятичного числа проход чисел через элемент совпадения 4 блокируется по входу b. Процесс преобразования заканчивается прибавлением к произведеншо, получившемуся в результате последнего умно>кения HB 1010, младшего разряда десятичного числа, прп этом блокируется элемент совпадения 5 по входу с. В результате получается число, преобразованное в двоичный код. ь1тобы установить преобразователь в исходное сос1оянпе, необходимо заблокировать элемент совпадения 4 по входу b (элемент совладения

5 5 всегда заблокирован и разблокируется только на период преобразования).

Последовательный преобразователь двопчно-десятичного кода в двоичный, содержащий одноразрядные сумматоры, элементы совпадения и задержки, регистр сдвига, отлича1о15 бийся тем, что, с целью упрощения и повышения быстродействия, в нем выход первого сумматора, один вход которого слу>кпт входом преобразователя, через элемент совпадения, соединенный со входом управления цир20 куляцией, связан с регистром сдвига и через элемент совпадения, соединенный со входом управления преобразованием, подключен к первому входу второго сумматора, а через указанный элемент совпадения и элемент за25 держки — ко второму входу второго сумматора, выход которого присоединен также к регистру сдвига, подключенному ко второму входу первого сумматора.