Устройство декодирования и устройство приема

Устройство декодирования и устройство приема

Иллюстрации

Показать все

Реферат

Это изобретение относится к устройству декодирования для исправления блочных ошибок, в котором последовательность принятых данных делится на множество блоков, каждый заданной длины, и последовательность избыточности прикрепляется от блока к блоку, и устройству приема, включающему в себя устройство декодирования. Более точно, оно относится к устройству декодирования для кодов с контролем четности низкой плотности (LDPC) и устройству приема, включающему в себя устройство декодирования.

УРОВЕНЬ ТЕХНИКИ

В системах спутниковой связи или системах мобильной связи, технологии кодирования с исправлением ошибок, имеющие большое усиление при кодировании, вводятся, чтобы удовлетворять требованиям к конфигурациям систем, таким как снижение потребляемой мощности или размера антенны. Код с контролем четности низкой плотности известен как код с исправлением ошибок, имеющий очень высокое усиление при кодировании, и перенимается все больше и больше для использования в многообразии систем связи и устройствах записи, таких как устройства магнитной записи.

Код с контролем четности низкой плотности не определяет единственную систему кодирования с исправлением ошибок, но обозначает в совокупности систему кода с исправлением ошибок, наделенную отличительным признаком по той причине, что проверочная матрица является разреженной, то есть элементы проверочной матрицы, по большей части, являются 0, с количеством элементов 1, являющимся крайне малым.

Код с контролем четности низкой плотности наделен отличительным признаком согласно тому факту, что посредством использования системы итеративного декодирования, такой как алгоритм суммы произведений или алгоритм суммы минимумов, с выбором разреженной проверочной матрицы, может конструироваться система кодирования с исправлением ошибок, которая имеет крайне большое усиление при кодировании, близкое к теоретическому пределу (например, смотрите непатентную публикацию 1 и непатентную публикацию 2).

Устройство декодирования для кода с контролем четности низкой плотности выполняет операцию обновления сообщения переменной для проверки процессором узла переменной и операцию обновления сообщения проверки для переменной процессором узла проверки, в чередовании друг с другом. После обновления каждого сообщения заданное количество раз оцененный результат данных передачи получается из сообщения проверки для переменной и принятых данных (например, смотрите непатентную публикацию 2 и непатентную публикацию 3).

Непатентная публикация 1: Robert G. Gallager, 'Low Density Parity Check Codes', United States, MIT Press, 1963, pp.39-56 (Роберт Ж. Галлагер, «Коды с контролем четности низкой плотности», Соединенные Штаты, Издательство МТИ, 1963, стр. 39-56).

Непатентная публикация 2: David J.C. MacKay, 'Good Error-Correcting Codes Based on Very Sparse Matrices', United States, IEEE Transactions on formation Theory, Vol.45, No.2, March 1999, p399-431 (Дэвид Дж.К. Маккей, «Коды с хорошим исправлением ошибок, основанные на сильно разреженных матрицах», Соединенные Штаты, Протоколы IEEE по Теории построения, том 45, №2, Март 1999 г., стр. 399-431).

Непатентная публикация 3: Jinghu Chen and Marc P.C. Fossorier, 'Near Optimum Universal Belief Propagation Based Decoding of Low-Density Parity Check Codes', United States, IEEE Transactions on Communications, Vol.50, No.3, March 2002, pp.406-414 (Джингху Чен и Марк П.К. Фоссориер, «Основанное на близком к оптимальному по всеобщему мнению распространению декодирование кодов с контролем четности низкой плотности», Соединенные Штаты, Протоколы IEEE по связи), том 50, № 3, Март 2002 г., стр. 406-414).

РАСКРЫТИЕ ИЗОБРЕТЕНИЯ

ПРОБЛЕМЫ, КОТОРЫЕ ДОЛЖНЫ БЫТЬ РЕШЕНЫ ИЗОБРЕТЕНИЕМ

Среди технических проблем системы декодирования кодов с контролем четности низкой плотности есть проблемы, такие, что необходимо много оперативных запоминающих устройств (ОЗУ, RAM), и такая, что скорость доступа к ОЗУ накладывает ограничения на скорость обработки декодирования в целом.

Более точно, обработка декодирования кодов с контролем четности низкой плотности включает в себя обновление сообщения двумя разновидностями устройств обработки и обязательна память для временного хранения сообщений. Есть некоторое количество сообщений, пропорциональное количеству '1'-иц в проверочной матрице, и, если эти сообщения удерживаются в ОЗУ в качестве устройства хранения данных, необходимы многочисленные ОЗУ, а отсюда провоцируется проблема, что скорость доступа к ОЗУ накладывает ограничения на скорость обработки декодирования.

Также есть проблема, что, если количество ОЗУ должно быть уменьшено, ограничения накладываются на количество сообщений, к которым может одновременно осуществляться доступ. Отсюда возникает необходимость, что регламенту обновления сообщений или формированию адресов необходимо тонко регулироваться, таким образом усложняя строение устройства.

Соответственно, цель настоящего изобретения состоит в том, чтобы предложить устройство декодирования упрощенной конструкции и небольшого размера, допускающее быстрое декодирование кодов с контролем четности низкой плотности, и устройство приема, включающее в себя устройство декодирования.

СРЕДСТВО ДЛЯ РЕШЕНИЯ ПРОБЛЕМ

Согласно настоящему изобретению предложено устройство декодирования для декодирования псевдоциклических кодов с контролем четности низкой плотности при кодировании с исправлением ошибок и для вывода оцененной последовательности битов передачи в качестве результата декодирования, которое содержит средство формирования сообщения переменной для проверки, средство формирования сообщения проверки для переменной и средство обработки нормализации. Средство формирования сообщения переменной для проверки включает в себя множество регистров сдвига с обратными связями предопределенного количества ступеней, включающих в себя множество регистров, средство формирования сообщения переменной для проверки принимает последовательность принятых данных, формирует и выводит сообщение переменной для проверки и оцененную последовательность битов передачи. Сообщение переменной для проверки является данными, заключающими в себе сумму отношения логарифмического правдоподобия и априорного значения. Средство формирования сообщения проверки для переменной включает в себя множество регистров сдвига с обратными связями заданного количества ступеней, включающих в себя множество регистров. Средство формирования сообщения проверки для переменной выводит, по приему сообщения переменной для проверки, выведенного из средства формирования сообщения переменной для проверки, сообщение проверки для переменной, включая данные, сформированные в ответ на принятое сообщение переменной для проверки. Средство обработки нормализации для перемножения заданных данных, включенных в сообщение проверки для переменной, выведенное средством формирования сообщения проверки для переменной, с заданной константой и для вывода результирующего произведения в средство формирования сообщения переменной для проверки. Средство формирования сообщения переменной для проверки включает в себя средство обработки переменной для проверки для суммирования данных, соответствующих выходу средства формирования сообщения проверки для переменной в заданные данные из данных, удерживаемых в регистрах из числа регистров сдвига с обратными связями, включенных в средство формирования сообщения переменной для проверки, и для сохранения результирующей суммы в регистре следующей ступени. Средство обработки переменной для проверки выводит, при заданной временной привязке, оцененную последовательность битов передачи и сообщение переменной для проверки, включающее в себя данные, удерживаемые в регистре. Средство формирования сообщения проверки для переменной включает в себя средство обработки проверки для переменной для выбора двух данных из данных, удерживаемых регистрами из числа регистров сдвига с обратными связями средства формирования сообщения проверки для переменной, а также данных наименьшего значения и данных второго наименьшего значения из данных, выведенных средством обработки переменной для проверки, для сохранения данных, выбранных в регистре следующей ступени, и для вывода данных, удерживаемых в регистре, при заданной временной привязке, в качестве сообщения проверки для переменной. Средство формирования сообщения переменной для проверки скомпоновано между регистрами из числа регистров сдвига с обратными связями средства формирования сообщения проверки для переменной. Средство формирования сообщения проверки для переменной скомпоновано между регистрами из числа регистров сдвига с обратными связями средства формирования сообщения проверки для переменной.

Средство формирования сообщения переменной для проверки может включать в себя первый счетчик тактовых импульсов, синхронизированный с рабочим тактовым сигналом регистра сдвига с обратными связями средства формирования сообщения переменной для проверки. Средство формирования сообщения проверки для переменной включает в себя второй счетчик тактовых импульсов, синхронизированный с рабочим тактовым сигналом регистра сдвига с обратными связями средства формирования сообщения проверки для переменной. Средство обработки переменной для проверки выбирает в ответ на значение счета первого счетчика тактовых импульсов данные, которые должны суммироваться, с частью данных, удерживаемых в регистре средства формирования сообщения переменной для проверки. Регистр средства формирования сообщения проверки для переменной удерживает значение счета второго счетчика тактовых импульсов. Средство обработки проверки для переменной выводит, когда данные, соответствующие выходу средства формирования сообщения переменной для проверки, стали наименьшим значением, числовое значение, соответствующее значению счета второго счетчика тактовых импульсов, удерживаемому регистром, и заставляет выходное значение удерживаться в регистре следующей ступени.

Средство формирования сообщения переменной для проверки может включать в себя первый счетчик тактовых импульсов, синхронизированный с рабочим тактовым сигналом регистра сдвига с обратными связями средства формирования сообщения переменной для проверки. Средство формирования сообщения проверки для переменной включает в себя второй счетчик тактовых импульсов, синхронизированный с рабочим тактовым сигналом регистра сдвига с обратными связями средства формирования сообщения проверки для переменной. Средство обработки переменной для проверки выбирает, в ответ на значение счета первого счетчика тактовых импульсов и числовое значение, назначенное регистру из числа регистров сдвига с обратными связями средства формирования сообщения переменной для проверки, данные, которые должны суммироваться, с частью данных, удерживаемых в регистре средства формирования сообщения переменной для проверки. Регистр средства формирования сообщения проверки для переменной удерживает значение счета второго счетчика тактовых импульсов. Средство обработки проверки для переменной выводит, когда данные, соответствующие выходу средства формирования сообщения переменной для проверки, стали наименьшим значением, набор значения счета второго счетчика тактовых импульсов, удерживаемый регистром, и числовое значение, назначенное регистру средства формирования сообщения переменной для проверки.

Средство формирования сообщения переменной для проверки и средство формирования сообщения проверки для переменной могут повторять формирование и вывод сообщения переменной для проверки, а также формирование и вывод сообщения проверки для переменной заданное количество раз. Средство формирования сообщения переменной для проверки выводит оцененную последовательность битов передачи после повторения формирования сообщения переменной для проверки заданное количество раз.

Средство формирования сообщения переменной для проверки может включать в себя такое же количество регистров и средств обработки проверки для переменной, как размер циклической матрицы, составляющей проверочную матрицу псевдоциклических кодов с контролем четности низкой плотности. Предпочтительно средство формирования сообщения переменной для проверки включает в себя такое же количество регистров и средств обработки проверки для переменной, как размер циклической матрицы, составляющей проверочную матрицу псевдоциклических кодов с контролем четности низкой плотности. Средство формирования сообщения проверки для переменной включает в себя такое же количество регистров и средств обработки проверки для переменной, как размер циклической матрицы, составляющей проверочную матрицу псевдоциклических кодов с контролем четности низкой плотности.

Согласно настоящему изобретению предложено устройство приема, включающее в себя устройство декодирования для декодирования псевдоциклических кодов с контролем четности низкой плотности при кодировании с исправлением ошибок и для вывода оцененной последовательности битов передачи, которое содержит демодулятор для демодуляции и вывода принимаемой информации, и устройство преобразования управляющих данных синхронизации для преобразования выходных данных демодулятора во входные данные вида, приведенного в соответствие устройству декодирования. Устройство декодирования включает в себя средство формирования сообщения переменной для проверки, в свою очередь, включающее в себя множество регистров сдвига с обратными связями предопределенного количества ступеней, включающих в себя множество регистров. Средство формирования сообщения переменной для проверки принимает последовательность принятых данных, формируя и выводя сообщение переменной для проверки и оцененную последовательность битов передачи. Сообщение переменной для проверки является данными, содержащими сумму отношения логарифмического правдоподобия и априорного значения. Устройство декодирования также включает в себя средство формирования сообщения проверки для переменной, в свою очередь, включающее в себя множество регистров сдвига с обратными связями заданного количества ступеней, включающих в себя множество регистров. Средство формирования сообщения проверки для переменной выводит, по приему сообщения переменной для проверки, выведенного из средства формирования сообщения переменной для проверки, сообщение проверки для переменной, включая данные, сформированные в ответ на принятое сообщение переменной для проверки. Устройство декодирования также включает в себя средство обработки нормализации для перемножения заданных данных, включенных в сообщение проверки для переменной, выведенное средством формирования сообщения проверки для переменной, с заданной константой и для вывода результирующего произведения в средство формирования сообщения переменной для проверки. Средство формирования сообщения переменной для проверки включает в себя средство обработки переменной для проверки для суммирования данных, соответствующих выходу средства формирования сообщения проверки для переменной, с заданными данными из числа данных, удерживаемых в регистрах из числа регистров сдвига с обратными связями, включенных в средство формирования сообщения переменной для проверки, и для сохранения результирующей суммы в регистре следующей ступени. Средство обработки переменной для проверки выводит, при заданной временной привязке, оцененную последовательность битов передачи и сообщение переменной для проверки, включающее в себя данные, удерживаемые в регистре. Средство формирования сообщения проверки для переменной включает в себя средство обработки проверки для переменной для выбора двух данных из данных, удерживаемых регистрами из числа регистров сдвига с обратными связями средства формирования сообщения проверки для переменной, а также данных наименьшего значения и данных второго наименьшего значения из данных, выведенных средством обработки переменной для проверки, для сохранения данных, выбранных в регистре следующей ступени и для вывода данных, удерживаемых в регистре, при заданной временной привязке, в качестве сообщения проверки для переменной. Средство формирования сообщения переменной для проверки скомпоновано между регистрами из числа регистров сдвига с обратными связями средства формирования сообщения проверки для переменной. Средство формирования сообщения проверки для переменной скомпоновано между регистрами из числа регистров сдвига с обратными связями средства формирования сообщения проверки для переменной.

ПОЛЕЗНЫЕ РЕЗУЛЬТАТЫ ИЗОБРЕТЕНИЯ

Согласно настоящему изобретению, в котором устройство хранения данных для временного хранения сообщений (ОЗУ) не используется, возможно осуществлять декодирование кодов с контролем четности низкой плотности на высокой скорости. В дополнение, формирование и управление адресом ОЗУ являются необязательными, тем самым упрощая управление и конфигурацию.

Если арифметический операционный узел проверки для переменной сконфигурирован для вывода числового значения, соответствующего значению счета второго счетчика тактовых импульсов, удерживаемому регистром, когда данные, соответствующие выходу средства формирования переменной для проверки, стали наименьшим значением, устройство декодирования во всей своей полноте может быть уменьшено в размерах.

К тому же, если арифметический операционный узел проверки для переменной сконфигурирован для вывода набора значения счета второго счетчика тактовых импульсов, удерживаемого регистром, и числового значения, назначенного регистру средства формирования переменной для проверки, когда данные, соответствующие выходу средства формирования переменной для проверки, стали наименьшим значением, возможно формировать сообщение проверки для переменной с высокой точностью.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ

Фиг.1 - структурная схема, показывающая пример конфигурации первого примерного варианта осуществления устройства декодирования согласно настоящему изобретению.

Фиг.2 - структурная схема, показывающая пример конфигурации формирователя сообщения переменной для проверки.

Фиг.3 - структурная схема, показывающая пример конфигурации блока регистров переменной для проверки.

Фиг.4 - структурная схема, показывающая пример конфигурации блока узлов обработки переменной для проверки.

Фиг.5 - структурная схема, показывающая пример конфигурации формирователя сообщения проверки для переменной.

Фиг.6 - структурная схема, показывающая пример конфигурации блока регистров проверки для переменной.

Фиг.7 - структурная схема, показывающая пример конфигурации блока узлов обработки проверки для переменной.

Фиг.8 - схематический вид, показывающий работу устройства декодирования в целом.

Фиг.9 - структурная схема, показывающая пример конфигурации устройства декодирования для кодов с контролем четности низкой плотности, использующей ОЗУ.

Фиг.10 - структурная схема, показывающая пример конфигурации упрощенного блока узлов обработки переменной для проверки.

Фиг.11 - структурная схема, показывающая пример конфигурации упрощенного блока узлов обработки проверки для переменной.

Фиг.12 - структурная схема, показывающая пример конфигурации устройства (хранения) передачи данных, использующего устройство декодирования согласно настоящему изобретению.

УСЛОВНЫЕ ОБОЗНАЧЕНИЯ

11 формирователь сообщения переменной для проверки

12 формирователь сообщения проверки для переменной

13 узел обработки нормализации

21 блок регистров переменной для проверки

22, 52 блоки счетчиков

23, 41, 101 сумматоры

31, 61 регистры

32 блок узлов обработки переменной для проверки

33, 63 переключатели соединений

34, 64 выходные переключатели

42, 102 инверторы плюса или минуса

43, 73, 74, 113 селекторы

44, 71, 72, 111, 112 компараторы

45, 75, 103, 114 логические элементы исключающего ИЛИ

51 блок узлов обработки проверки для переменной

81 процессор узла переменной

82 контроллер формирователя адреса

83 процессор узла проверки

84 блок памяти сообщений

121 устройство передачи данных

122 устройство кодирования

123, 127 преобразователь управляющих данных синхронизации

124 узел модуляции

125 устройство приема данных

126 демодулятор

128 устройство декодирования

ПРЕДПОЧТИТЕЛЬНЫЕ ВАРИАНТЫ ДЛЯ ОСУЩЕСТВЛЕНИЯ ИЗОБРЕТЕНИЯ

Первый примерный вариант осуществления

Первый примерный вариант осуществления устройства декодирования по настоящему изобретению далее описан со ссылкой на чертежи. Фиг.1 - структурная схема, показывающая первый примерный вариант осуществления устройства декодирования согласно настоящему изобретению.

Устройство декодирования согласно настоящему изобретению включает в себя формирователь 11 сообщения переменной для проверки (средство формирования сообщения переменной для проверки), формирователь 12 сообщения проверки для переменной (средство формирования сообщения проверки для переменной) и узел 13 обработки нормализации (средство обработки нормализации).

Последовательность принятых данных подается в формирователь 11 сообщения переменной для проверки из сети связи, к которой присоединено устройство декодирования. Поскольку, вообще, бывают ошибки в принятых данных, например, вследствие шума, устройство декодирования оценивает последовательность переданных битов и выводит оцененную последовательность переданных битов.

Псевдоциклические коды с контролем четности низкой плотности наделены отличительным признаком благодаря виду проверочной матрицы. Проверочная матрица псевдоциклических кодов с контролем четности низкой плотности является блочной матрицей axa, содержащей, в качестве элемента, циклическую матрицу axa, как показано в равенстве (1):

[Равенство 1]

где a, m и n обозначают положительные целые числа.

Обращено внимание, что Hi, j по равенству (1) обозначает циклическую матрицу axa, показанную следующим равенством (2):

[Равенство 2]

где i обозначает целое число от 0 до m-1, а j обозначает целое число от 0 до n-1.

С циклической матрицей, вектор-строка второй строки получается при сдвиге вектор-строки первой строки влево на один бит и так далее, так что вектор-строка k-й (где k - целое число, не меньшее чем 2, и не большее чем 2) строки получается при сдвиге вектора-строки 1-й строки на k-1 битов влево.

Далее описано устройство декодирования псевдоциклических кодов с контролем четности низкой плотности, проверочная матрица которого является матрицей по равенству (1).

Последовательность данных, принятых из сети связи, подается в формирователь 11 сообщения переменной для проверки. Выходные данные формирователя 12 сообщения проверки для переменной также подаются в формирователь сообщения переменной для проверки через узел 13 обработки нормализации. Выходные данные формирователя 12 сообщения проверки для переменной включают в себя последовательности данных, классифицированных на такое же количество видов, как количество m блоков строки проверочной матрицы. Выходные данные формирователя 12 сообщения проверки для переменной будут описаны позже.

Фиг.2 - структурная схема, показывающая пример конфигурации формирователя 11 сообщения переменной для проверки. Формирователь 11 сообщения переменной для проверки включает в себя некоторое количество блоков 21 регистров переменной для проверки, равное общему количеству n блоков столбца проверочной матрицы, сумматоры 23 и блок 22 счетчика (первый счетчик тактовых импульсов), который является счетчиком, синхронизированным с тактовым сигналом регистра 31, предусмотренного в блоке 21 регистров переменной для проверки.

Каждый блок 21 регистров переменной для проверки снабжается выходными данными формирователя 12 сообщения проверки для переменной через узел 13 обработки нормализации. Выходные данные каждого блока 21 регистров переменной для проверки суммируются в сумматоре 21 с частью последовательности принятых данных, соответствующих блоку столбца проверочной матрицы, ассоциативно связанному с блоком 21 регистров переменной для проверки. Результат сложения становится выходными данными формирователя 11 сообщения переменной для проверки. Количество блоков 21 регистров переменной для проверки является таким же, как общее количество n блоков столбца проверочной матрицы, а выходными данными формирователя 11 сообщения переменной для проверки являются n последовательностей, соответствующих выходным данным блоков 21 регистров переменной для проверки.

Фиг.3 - структурная схема, показывающая пример конфигурации блока 21 регистров переменной для проверки. Блок 21 регистров переменной для проверки включает в себя такое же количество a регистров 31, как размер циклической матрицы, составляющей проверочную матрицу, и блок 32 узлов обработки переменной для проверки (средство обработки переменной для проверки), скомпонованный между регистрами 31. Блок 21 регистров переменной для проверки также включает в себя переключатели 33 соединений и выходной переключатель 34. Обращено внимание, что размер циклической матрицы означает количество строк или количество столбцов циклической матрицы. Циклическая матрица является квадратной матрицей, и отсюда ее количества строк и столбцов равны друг другу.

Регистры 31 соединены последовательно один с другим через блоки 32 узлов обработки переменной для проверки. Выходной переключатель 34 присоединен к регистру 31 последней ступени. Выходной переключатель 34 переключается, так что выход регистра 31 последней ступени подается обратно на вход регистра 31 начальной ступени и так что выходные данные регистра последней ступени подаются в сумматор 23 после окончания заданного количества раз операций обратной связи.

Между тем, блок регистров, в котором выходные данные регистров последовательно подаются в регистры стороны выхода, а выходные данные регистра последней ступени подаются обратно в регистр начальной ступени, называется сдвиговым регистром с обратными связями.

Каждый блок 21 регистров переменной для проверки снабжается в качестве входных данных m последовательностями данных, причем количество m является таким же, как количество блоков строки проверочной матрицы. Когда были введены все данные, выходной переключатель 34 переключается, чтобы последовательно выводить часть данных, удерживаемых a регистрами 31.

Переключатели 33 соединений определяют, должны или нет входные данные блока 21 регистров переменной для проверки подаваться в блоки 32 узлов обработки переменной для проверки m последовательностями h₀ ⁽ⁱ⁾, h₁ ⁽ⁱ⁾,..., h_a-1 ⁽ⁱ⁾ битов, каждая состоящая из a битов, где i обозначает целое число от 0 до m-1. То есть переключатели 33 соединений определяют, должны или нет входные данные в блок 21 регистров переменной для проверки подаваться в блоки 32 узлов обработки переменной для проверки, в зависимости от того, присоединен или нет входной конец непоказанного блока 21 регистров переменной для проверки к каждому блоку 32 узлов обработки переменной для проверки.

Более подробно, если h_k ⁽ⁱ⁾ является 1, k является целым числом от 0 до a-1, часть, обозначенная h_k ⁽ⁱ⁾ на фиг.3, присоединена, тогда как, если h_k ⁽ⁱ⁾ является 0, часть, обозначенная h_k ⁽ⁱ⁾, не присоединена. Блок 21 регистров переменной для проверки включает в себя такое же количество блоков 32 узлов обработки переменной для проверки, как количество соединений. Способ выбора этих m последовательностей h₀ ⁽ⁱ⁾, h₁ ⁽ⁱ⁾,..., h_a-1 ⁽ⁱ⁾ битов, каждая состоящая из a битов, где i обозначает целое число от 0 до m-1, будет описан позже.

Фиг.4 - структурная схема, показывающая пример конфигурации блока 32 узлов обработки переменной для проверки. Узел обработки переменной для проверки включает в себя сумматор 41, компаратор 44, селектор 43, инвертор 42 плюса и минуса и логический элемент 45 исключающего ИЛИ. Работа блока 32 узлов обработки переменной для проверки будет описана позже.

Фиг.5 - структурная схема, показывающая пример конфигурации формирователя 12 сообщения проверки для переменной. Этот формирователь 12 сообщения проверки для переменной включает в себя некоторое количество блоков 51 регистров проверки для переменной, которое является таким же, как общее количество m блоков строки проверочной матрицы, и блок 52 счетчиков (второй счетчик тактовых импульсов), который является счетчиком, синхронизированным с тактовым сигналом регистра 61, включенного в блоки 51 регистров проверки для переменной.

Входные данные каждого блока 51 регистров проверки для переменной являются выходными данными формирователя 11 сообщения переменной для проверки. То есть выходные данные каждого блока 21 регистров проверки для переменной формирователя 11 сообщения переменной для проверки подаются через сумматор 23 в формирователь 11 сообщения переменной для проверки.

Количество блоков 51 регистров проверки для переменной равно количеству m блоков строки проверочной матрицы. Выходные данные формирователя 11 сообщения переменной для проверки являются последовательностями, соответствующими выходным данным блоков 51 регистров проверки для переменной.

Фиг.6 - структурная схема, показывающая пример конфигурации блоков 51 регистров проверки для переменной. Эти блоки 51 регистров проверки для переменной включают в себя a регистров 61, множество блоков 62 узлов обработки проверки для переменной (средств обработки проверки для переменной), множество переключателей 63 соединений и выходной переключатель 64. Количество a регистров равно размеру циклических матриц, составляющих проверочную матрицу, и блоки узлов обработки проверки для переменной скомпонованы между соседними регистрами 61.

Регистры 61 соединены последовательно один с другим через блоки 62 узлов обработки проверки для переменной. Выходной переключатель 64 присоединен к регистру 61 последней ступени. Выходной переключатель 64 переключается, так что выход регистра 61 последней ступени подается обратно на вход регистра 61 начальной ступени и так что выходные данные регистра последней ступени подаются в узел 13 обработки нормализации после окончания заданного количества раз операций обратной связи.

Каждый блок 51 регистров проверки для переменной снабжается m последовательностями, причем количество m является таким же, как количество блоков строки проверочной матрицы. Когда были поданы все данные, выходной переключатель 64 переключается, чтобы последовательно выводить часть данных, удерживаемых a регистрами 61.

Переключатели 63 соединений определяют, должны или нет входные данные блока 51 регистров переменной для проверки подаваться в блоки 62 узлов обработки проверки для переменной n последовательностями g₀ ^(j), g₁ ^(j),..., g_a-1 ^(j) битов, каждая состоящая из a битов, где j обозначает целое число от 0 до n-1. То есть переключатели 63 соединений определяют, должны или нет входные данные в блок 51 регистров проверки для переменной подаваться в блоки 62 узлов обработки проверки для переменной, в зависимости от того, присоединен или нет входной конец не показанных блоков 51 регистров проверки для переменной к каждому блоку 62 узлов обработки проверки для переменной.

Более подробно, если g_k ^(j) является 1, k является целым числом от 0 до a-1, часть, обозначенная g_k ^(j) на фиг.3, присоединена, тогда как если g_k ^(j) является 0, часть, обозначенная g_k ^(j), не присоединена. Блок 62 узлов обработки проверки для переменной включает в себя такое же количество блоков узлов обработки проверки для переменной, как количество соединений. Способ выбора этих m последовательностей g₀ ^(j), g₁ ^(j),..., g_a-1 ^(j) битов, каждая состоящая из a битов, где j обозначает целое число от 0 до n-1, будет описан позже.

Фиг.7 - структурная схема, показывающая пример конфигурации блока 62 узлов обработки проверки для переменной. Блок 62 узлов обработки проверки для переменной включает в себя компараторы 71, 72, селекторы 73, 74 и логический элемент 75 ИСКЛЮЧАЮЩЕЕ ИЛИ. Работа блока 62 узлов обработки проверки для переменной будет описана позже.

С устройством декодирования по настоящему изобретению, выходные данные формирователя 11 сообщения переменной для проверки подаются в формирователь 12 сообщения проверки для переменной, а выходные данные формирователя 12 сообщения проверки для переменной подаются в формирователь 11 сообщения переменной для проверки. Эта последовательность операций повторяется заданное количество раз, и последовательность битов, полученная в жестком решении выходных данных формирователя 11 сообщения переменной для проверки, подается в качестве выходных данных устройства декодирования. 2xa тактовых импульсов, a является размером циклической матрицы, составляющей проверочную матрицу, необходимы для каждой итеративной обработки. Обработка декодированием подходит к концу с количеством тактовых импульсов, соответствующим количеству раз итеративных операций, равным 2xa.

Далее описан выбор m a-битных последовательностей, который определяет соединение блоков 21 регистров переменной для проверки, описанных выше.

Как упомянуто выше, количество блоков 21 регистров переменной для проверки является таким же, как общее количество n блоков столбца проверочной матрицы. Блоки 21 регистров переменной для проверки соответствуют блокам столбца проверочной матрицы. Как показано в равенствах (1) и (2), j-й блок столбца, j является целым числом от 0 до n-1, составлен из m циклических матриц axa, H_0,j, H_i,j,..., H_m-1,j, с вектор-строками этих циклических матриц, совпадающими с циклическим сдвигом (f₀ ^(0,j), f₁ ^(0,j),..., f_a-1 ^(0,j)), (f₀ ^(1,j), f₁ ^(1,j),..., f_a-1 ^(1,j)),..., (f₀ ^(m-1,j), f₁ ^(m-1,j),..., f_a-1 ^(m-1,j)) соответственно. m a-битных последовательностей h₀ ⁽ⁱ⁾, h₁ ⁽ⁱ⁾,..., h_a-1 ⁽ⁱ⁾, где i=0, 1,..., m-1, могут определяться с использованием вышеприведенных вектор-строк, по следующему равенству (3):

[Равенство 3]

Как описано выше, соединения в n блоках 21 регистров переменной для проверки зависят от блоков столбцов проверочной матрицы, с которыми ассоциативно связаны соединения. В последующем соединения и блоки регистров переменной для проверки отличаются друг от друга и соединения, ассоциативно связанные с j-м блоком столбца проверочной матрицы, j является целым числом от 0 до n-1, обозначены как h_k ^(i,j).

Далее описана информация (данные), удерживаемая и обновляемая в регистрах 31 в каждом блоке 21 регистров переменной для проверки. Информация, удерживаемая и обновляемая в регистрах 31, составлена из части сообщения и одного дополнительного бита. Часть сообщения является данными, соответствующими сообщению переменой для проверки (сообщению VC), а дополнительный один бит обозначает знак плюс или минус данных части сообщения, рассчитанной блоком 32 узлов обработки переменной для проверки в непосредственно предыдущей итеративной обработке. Эти данные будут подробно описаны позже.

Далее будет описан выбор n a-битных последовательностей, определяющий соединения блока 51 регистров проверки для переменной, описанные выше. Количество блоков 51 регистров проверки для переменной равно общему количеству m блоков строки проверочной матрицы, с блоками 51 регистров проверки для переменной, стыкующимися с блоками строки проверочной матрицы.

Как показано в равенствах (1) и (2), i-й блок строки, где i обозначает целое число от 0 до m-1, составлен из n циклических матриц axa, H_0,j, H_i,j,..., H_m-1,j, с вектор-строками этих циклических матриц, совпадающими с циклическим сдвигом (f₀ ^(i,0), f₁ ^(i,0),..., f_a-1 ^(i,0)), (f₀ ^(i,1), f₁ ^(i,1),..., f_a-1 ^(i,1)),..., (f₀ ^(i,n-1), f₁ ^(i,n-1)