Компаратор двоичных чисел

Компаратор двоичных чисел

Иллюстрации

Показать все

Реферат

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны компараторы двоичных чисел (см., например, рис.6-19а на стр.286 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974), которые выполняют распознавание отношений х₁=х₂, х₁≠х₂, где х₁=x_1(n-1)…x₁₀, х₂=x_2(n-1)…x₂₀ - n-разрядные двоичные числа, задаваемые двоичными сигналами х_10,…,x_1(n-1),x₂₀,…,x_2(n-1)∈{0,1}, причем сигналы x_1(n-j), x_2{n-j) подаются на упомянутые компараторы в j-й момент времени, а сигналы x_i(n-1) и x_i0

определяют значения соответственно старшего и младшего разрядов числа x_i.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных компараторов двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется распознавание отношений x_l>х₂, x₁<x₂.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип компаратор двоичных чисел (рис.6-20 на стр.288 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974), который содержит элементы НЕ, элементы И, элементы ИЛИ, элементы задержки и выполняет распознавание отношений x₁=x₂, x₁>х₂, x₁<x₂. где х₁=x_1(n-1)…x₁₀, х₂=x_2(n-1)…x₂₀ - n-разрядные двоичные числа, задаваемые двоичными сигналами х_10,…,x_1(n-1),x₂₀,…,x_2(n-1)∈{0,1}, причем сигналы x_1(n-j), x_2(n-j) подаются на соответствующие входы прототипа в j-й момент времени, а сигналы x_i(n-1) и x_i0 определяют значения соответственно старшего и младшего разрядов числа x_i.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в компараторе двоичных чисел, содержащем два элемента НЕ, два элемента И, два элемента ИЛИ и два элемента задержки, особенность заключается в том, что в него дополнительно введены два элемента ИЛИ, причем первый, второй входы и выход i-го элемента ИЛИ соединены соответственно с выходом i-го элемента И, первым входом (i+2)-го элемента ИЛИ и входом i-го элемента задержки, подключенного выходом к первому входу (i+2)-го элемента ИЛИ, второй вход и выход которого соединены соответственно с первым входом i-го элемента И и входом i-го элемента НЕ, подключенного выходом к второму входу (3-i)-го элемента И, первый вход которого соединен с (3-i)-м входом компаратора двоичных чисел, подключенного i-м выходом к выходу i-го элемента ИЛИ.

На чертеже представлена схема предлагаемого компаратора двоичных чисел.

Компаратор двоичных чисел содержит два элемента задержки 1₁, 1₂, два элемента И 2₁, 2₂, четыре элемента ИЛИ 3₁, 3₂, 3₃, 3₄, два элемента НЕ 4₁, 4₂, причем первый, второй входы и выход элемента 3_i соединены соответственно с выходом элемента 2_i, первым входом элемента 3_i+2 и входом элемента 1_i подключенного выходом к первому входу элемента 3_i+2, второй вход и выход которого соединены соответственно с первым входом элемента 2_i и входом элемента 4_i, подключенного выходом к второму входу элемента 2_3-i, первый вход которого соединен с (3-i)-м входом компаратора двоичных чисел, подключенного i-м выходом к выходу элемента 3_i.

Работа предлагаемого компаратора двоичных чисел осуществляется следующим образом. На его первый и второй входы в j-й момент времени подаются соответственно двоичные сигналы x_1(n-j)∈{0,1} и x_2(n-j)∈{0,1}, которые задают значения (n-j)-х разрядов подлежащих сравнению n-разрядных двоичных чисел х₁=x_1(n-1)…x_10, и x₂=x_2(n-1)…x₂₀. Здесь сигналы x_i(n-l) и x_i0 определяют значения соответственно старшего и младшего разрядов числа x_i. Сигнал на выходе элемента задержки 1_i в j-й момент времени равен сигналу, который действовал на его входе в (j-1)-й момент времени, а у_i0=0 (в качестве элемента задержки может быть использован D-триггер). Тогда сигналы на первом, втором выходах предлагаемого компаратора будут определяться выражениями

где у₁₀=у₂₀=0. В представленной ниже таблице приведены значения реализуемых выражениями (1) функций на всех возможных наборах значений их аргументов.

уl(j-l)	у2(j-l)	xl(n-j)	x2(n-j)	уlj	У2j
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	0	0
0	1	0	0	0	1
0	1	0	1	0	1
0	1	1	0	0	1
0	1	1	1	0	1
1	0	0	0	1	0
1	0	0	1	1	0
1	0	1	0	1	0
1	0	1	1	1	0

Анализ данных, приведенных в таблице, позволяет заключить, что: 1) если у_l(j-l)=у_2(j-1)=0 и x_1(n-j)=x_2(n-j), то у_lj=у_2j=0; 2) если у_l(j-l)=у_2(j-1)=0 и x_l(n-j)>x_2(n-j) (у_1(j-l)=у_2(j-l)=0 и x_l(n-j)<x_2(n-j))_, то у_lj=1 и у_2j=0 (у_lj=0 и у_2j=1); 3) если у_1(j-l)=1 и у_2(j-l)=0 (у_1(j-l)=0 и у_2(j-l)=1),то у_1j=1 и у_2j=0 (у_1j=0 и у_2j=1) Таким образом, когда х₁=х₂ либо х₁>х₂ либо х₁<х₂ соответственно имеем у_1n=у_2n=0 либо у_1n=1, у_2n=0 либо у_1n=0, у_2n=1. При этом предлагаемый компаратор содержит десять элементов. Отметим, что в состав прототипа входят двенадцать элементов.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый компаратор двоичных чисел обладает меньшими по сравнению с прототипом аппаратурными затратами и выполняет распознавание отношений x₁=х₂, х₁>х₂, х₁<х₂, где х₁=x_1(n-1)…x₁₀, х₂=х_2(n-1)…х₂₀ - n-разрядные двоичные числа, задаваемые двоичными сигналами х₁₀,_…,x_1(n-1), x₂₀,…,x_2(n-1)∈{0,1}, причем сигналы x_1(n-j), x_2(n-j) подаются на соответствующие входы предлагаемого компаратора в j-й момент времени, а сигналы x_i(n-1) и x_i0 определяют значения соответственно старшего и младшего разрядов числа x_i.

Компаратор двоичных чисел, содержащий два элемента НЕ, два элемента И, два элемента ИЛИ и два элемента задержки, отличающийся тем, что в него дополнительно введены два элемента ИЛИ, причем первый, второй входы и выход i-го элемента ИЛИ соединены соответственно с выходом i-го элемента И, первым входом (i+2)-го элемента ИЛИ и входом i-го элемента задержки, подключенного выходом к первому входу (i+2)-го элемента ИЛИ, второй вход и выход которого соединены соответственно с первым входом i-го элемента И и входом i-го элемента НЕ, подключенного выходом к второму входу (3-i)-го элемента И, первый вход которого соединен с (3-i)-м входом компаратора двоичных чисел, подключенного i-м выходом к выходу i-го элемента ИЛИ.