Преобразователь амплитуды импульса в цифровой код

Преобразователь амплитуды импульса в цифровой код

Иллюстрации

Показать все

Реферат

 

%4YSHTto- T H и ч .

О П lf& А"Н И Е

ИЗОБРЕТЕНИЯ

Са:оз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Кл. 42m, 3/00

Заявлено 23.1.1968 (№ 1212371/18-24) с присоединением заявки №

Приоритет

Опубликовано 18.111,1969. Бюллетень № 11

Дата опубликования описания 1.VIII.1969

МПК Ci 061

УД К 681.325 (088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Авторы изобретения

А. П. Нехай и А. И. Смирнов

Ордена Ленина физико-технический институт им. А. Ф. Иоффе

Заявитель

ПРЕОБРАЗОВАТЕЛЬ АМПЛИТУДЫ ИМПУЛЬСА

В ЦИФРОВОЙ КОД

Изобретение относится к области преобразования и кодирования информации.

Известны преобразователи амплитуды импульса в цифровой код, содержащие усилитель, выход которого соединен со входом линии задержки, своим выходом, подключенной ко входу усилителя и порогового устройства, подсоединенным ко входу N-разрядного регистра, схемы совпадения, дешифратор и реверсивный счетчик с преобразователем, подключенным к управляющему входу усилителя.

Предложенное устройство отличается тем, что в нем нулевой выход младшего разряда регистра соединен с одним из входов первой схемы совпадения, другой .вход которой подключен к выходу дешифратора, единичный выход младшего разряда регистра соединен с одним из входов второй схемы совпадения, другой вход которой подключен к выходу дешифратора, вход последнего подключен к старшим разрядам регистра, выход первой и второй схем совпадения соединен с «+1» и

« — 1» входами реверсивного счетчика, а выход последнего через преобразователь кода в напряжение соединен с управляющим входом усилителя. Это позволяет уменьшить дифференциальную нелинейность шкалы и повысить стабильность устройства.

На чертеже представлена блок-схема предложенного устройства.

Входом устройства является один из входов усилителя 1. Выход усилителя через линию задержки 2 соединен с другим входом усилителя и со входом порогового устройства 8.

Выход порогового устройства связан с третьим входом усилителя и с регистром 4.

Выходы «О» и «1» младшего разряда регист10 ра соединены соответственно со входам» схем совпадения 5 п 6. Другие входы схем совпадения соединены с выходом дешифратора 7, входы которого связаны с выходами старших разрядов регистра. Выходы схем совпадения

15 5 и 6 соединены со входами «+1» и « — 1» реверсивного счетчика 8. Выход последнего через преобразователь кода в напряжение (ток)

9 соединен с управляющим входом усилителя 1.

20 При подаче на вход сигнала кодирующее устройство, состоящее из усилителя, линии задержки, порогового устроиства и регистра, вырабатывает двоичный код числа, соответствующий входному сигналу. Процесс кодиро25 вания осуществляется следующим образом: входной импульс поступает на один из входов линейного усилителя. Усиленный импульс через линшо задержки подается на второй вход усилителя и одновременно на вход порогово30 го устройства. Пороговое устройство сраба239679

Ссстанитсль Г. Г. Шаповал

Редактор E. Семанова Техред А. А. Камышникова Корректоры: Л. Корогод и E. Ласточкина

Заказ 688/12 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений п открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2 тывает, если амплитуда импульса превосходит порог Ьо. При срабатывании порогового устройства на его выходе возникает уровень, равный — (/о, который подается на третий вход усилителя. В том случае, если входное устройство не,срабатывает, на его выходе поддерживается уровень, равный нулю. Разность сигнала, прошедшего через линию задержки, и уровня — Ув (или нулевого уровня) снова усиливается, подается на линию задержки и т. д. Этот цикл, повторяется N раз (N— число разрядов преобразователя). При этом на выходе порогового устройства возникает последовательность уровней — с1о и О, соответствующая двоичному коду входного сигнала (уровень — Уо соответствует «1», а нулевой уровень Π†«0»). Эта последовательность запоминается в N-разрядном регистре.

Код числа, соответствующего входному сигналу, подается на схемы совпадения 5 и б и дешифратор 7, Дешифратор 7 производит выделение участка шкалы преобразования с границами Х, и Х . .если код числа на выходе регистра соответствует этому участку, на выходе дешифратора возникает сигнал «1», в противном случае на выходе поддерживается сигнал

«0». Схема совпадения 5 производит выделение кодов, соответствующих четным числам, находящимся в пределах выделенного участка; схема совпадения б производит выделение кодов, соответствующих нечетным числам, относящиеся к тому же участку. В том случае, если на выходе регистра имеется четное число, относящееся к выделенному участку, на выходе схемы совпадения 5 возникает сигнал «1», который увеличивает на единицу содержимое реверсивного счетчика. В случае, если число на выходе регистра — .нечетное и лежит в преде.4ах выделенного участка, аналогичный сигнал возникает на выходе схемы совпадения б. Этот сигнал уменьшает на единицу содержимое реверсивного счетчика. Сигнал, пропорциональ5 ный содержимому счетчика, подается через преобразователь кода в напряжение на управляющий вход усилителя 1, увеличивая или уменьшая коэффициент усиления этого усилителя на небольшую величину всякий раз, 10 когда к содержимому. счетчика добавляется пли отнимается единица.

Предмет изобретения

Преобразователь амплитуды импульса в

15 цифровой код, содержащий у силитель, выход которого соединен со входом линии задержки, своим выходом подключенной ко входам усилителя и порогового устройства, подсоединенным ко входу N-разрядного регистра, схе20 мы совпадения, дешифратор и реверсивный счетчик с,преобразователем, подключенным к управляющему входу усилителя, отличающийся тем, что, с целью уменьшения дифференциальной нелинейности шкалы и повышения

25 стабильности устройства, в нем нулевой выход младшего разряда регистра соединен с одним из входов пер вой схемы совпадения, другой вход которой подключен к выходу дешифратора, единичный выход младшего раз30 ряда регистра соединен с одним из входов второй схемы совпадения, другой вход которой подключен к выходу дешифратора, вход последнего подключен к старшим разрядам регистра, выход первой и .второй схем совпа35 дения соединен с «+1» и « — 1» входами реверсивного счетчика, а выход последнего через преобразователь кода в напряжение соединен с управляющим входом усилителя.