Преобразователь частоты в цифровой код
Патент 240345
Классы МПК
Преобразователь частоты в цифровой код
Иллюстрации
Реферат
ОПИСАН И Е
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
240345
Сааэ Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 22.1.1968 (№ 1212140/18-24) Кл. 42m-, 3/00 с присоединением заявки №
Приоритет
Опубликовано 21.ill.1969. Бюллетень № 12
Дата опубликования описания 14 VIII.1969
"1ПК G 06j
УДК 681.325(088.8) Комитет по делам иэобретений и открытий при Совете Министров
СССР
Автор изобретения
А. Ы. Телицын
Военная инженерная академия им. Ф. Э. Дзержинского
Заявитель
ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ В ЦИФРОВОЙ КОД
Изобретение относится к области преобразования и кодирования информации.
Известны преобразователи частоты в цифровой код, содержащие источник измеряемой частоты, соединенный с первым входом дискриминатора, lBTopoH и третий входы которого подключены к источнику последовательностей импульсов опорной частоты, сдвинутых .на половину периода относительно друг друга, реверсивный счетчик, суммирующий и вычитающий входы которого соединены с соответствующими выходами дискриминатора, и вентили.
Предложенное устройство отличается тем, что в нем,потенциальные входы вентилей соединены с единичными выходами разрядов реверсивного счетчика, импульсные входы вентилей подключены к выходам разрядов счетчика-делителя в обратном порядке следования, а выходы всех ветилей соединены и подключены к четвертому входу дискриминатора частоты.
Это позволяет линеаризировать характеристику преобразования.
Функциональная схема предложенного устройства представлена на чертеже.
Устройство обеспечивает формирование на ревер сивном счетчике числа Ур, являющегося результатом кодирования. Преобразование числа _#_ð в частоту F â цепи обратной связи состоит в суммировании частот, т. е. объединении в одной цепи импульсов эталонных двоичных частот, соответствующих разрядам числа, содержащим единицы.
Дпскрпэшнатор Д обеспечивает разведение импульсов частот Р и го, во времени и сравнение этих частот. Если F»)F,, то импульсы частоты / — / „поступают по цели «+», а если F,(Fp,p то по цепи « — ».
10 Триггер Тх с вентилем В, и линией задержки
ЛЗх обеспечивает привязку входных импуль,сов F» ê импульсам опорной последовательности F,„, . Каждый импульс Р» переводит триггер Т, в состояние «1», а ближайший им15 .пульс / „, проходит через вентиль В1 на выход и возвращает триггер Т, в нулевое состояние. В линии задержки импульс задерживается на время переходных процессов в триггере.
Схема привязки импульсов F„z импульсам
20 F«, построена аналогично на элементах Те, В>, ЛЗ2. Импульсы F«, и F,„, равных частот сдвинуты на половину периодов один относительно другого, т. е. не совпадают во времени.
Триггер Т.. с вентилями В„, В4 обеспечивает
2S выделение импульсов разностной частоты.
Реверспвный счетчик РС, имеющий т1 разрядов, строится по обычной схеме на триггерах Тр,— Тр„и вентилях В5 — Вэ. Потенциалы
30 с единичных выходов триггеров реверсивного
240345 счетчика подаются на вентили преобразователя числа в частоту и на выход устройства.
Преобразователь числа в частоту содержит веHтильную схему ВС и счетчик-делитель СД.
Вентильная схема ВС включает вентили
B,; — B» по одному на каждый разряд реверсивного счетчика. Потенциальные входы вентилей подключены к единичным выходам триггеров реверсивного счетчика, а на импульсные входы вентилей подаются импульсы о Fo эталонных частот и т. д. со счет2" чика-делителя. Все вентили В,— В,1 имеют общую нагрузку, где импульсные последовательности суммируются, образуя последовательность Р „. Счетчик-делитель СД построен на триггерах Т4 и Т5 и вентилях В и В з
Импульсы эталонных частот формируются с помощью вентилей В 4 — В1, подключенных к нулевым выходам триггеров счетчика-делителя. Через вентили В 4 — В16 проходят импульсы в момент переходов триггеров счетчика-делителя пз нулевого состояния в единичное. При этом импульсы различных последовательностей во времени не совпадают.
В исходном состоянии (F„=-О) все триггеры реверсивного счетчика в нулевом состоянии, все вентили преобразования числа в частоту заперты, поэтому F, О. B счетчике-делителе в результате деления частоты формиFè руются последовательности импульсов г
Fo — и т. д. Импульсы Р,„, и F,„i через г"- вентили В, и В> не проходят, так как триггеры Т, и Т находятся в нулевом состоянии.
После поступления входной частоты F» через вентили В, и В,. начинают проходить импульсы на вход «+» реверсивного счетчика, Число в реверсивном счетчике начинает увеличиваться, т. е. переводятся в единичное состояние триггеры Tp„Tp> и т. д. При этом открываются вентили В9, В1о и т. д. преобразователя числа в частоту в цепи обратной связи. Через открывшиеся вентили |проходят эталонные последовательности со счетчикаделителя и, суммируясь, образуют последовательность F „. Каждый импульс Р„вызывает прохождение через вентиль В,, импульса
F«i, вследствие чего частота импульсов, поступающих на вход «+» реверсивного счетчика, уменьшается, так как уменьшается разность Р» Рое, По окончании переходного процесса устанавливается динамическое равновесие F„=F„, 10 а число Ур в реверсивном счетчике выражает частоту F „:
Fo
Любое изменение частоты Е„сопровождается
15 изменением числа Np, и соответственно Foci т. е. динамическое равновесие поддерживается непрерывно.
Устройство кодирования строится на основе известных элементов. Испытания устройства показали, что следящая система устойчива; число в реверсивном счетчике при постоянной частоте F» изменяется не более, чем на единицу младшего разряда;,при изменении F число Nð изменяется в соответствии с приведенной выше зависимостью.
Предмет изобретения
Преобразователь частоты в цифровой код, содержащий источник измеряемой частоты, соединенный с первым входом дискриминатора, второй и третий входы которого подключены к источнику последовательностей импульсов опорной частоты, сдвинутых на половину периода относительно друг друга, реверсивный счетчик, суммирующий и вычитающий входы которого соединены с соответствующими выходами дискриминатора, и вентили, отличаюи4ийся тем, что, с целью линеаризации характеристики преобразования, в нем потенциальные входы вентилей соединены с единичными выходами разрядов реверсивного счетчика, импульсные входы вентилей подключены к выходам разрядов счетчика-делителя в об4> ратном порядке следования, а выходы всех вентилей соединены и подключены к четвертому входу дискриминатора частоты.
240345
Составитель Г. Г. Шаповал
Редактор f. С. Ианкина Техред Л. Я. Левина Корректор 3. И. Чванкина
Заказ 1811/7 Тираж 480 Подписное
ЦНИИПИ Коми1ета по делам изобретений и открытий при Совете Министров СССР
Москва, Центр, пр. Серова, д. 4
Типография, пр. Гапунова, 2