Компенсационный стабилизатор напряжения

Компенсационный стабилизатор напряжения

Иллюстрации

Показать все

Реферат

Устройство относится к области электротехники и может быть использовано в качестве стабилизатора напряжения постоянного тока.

Известны компенсационные стабилизаторы напряжения (СН), отличающиеся простотой, но не обладающие высоким коэффициентом стабилизации [Пат. 2313819 РФ. Стабилизатор постоянного напряжения. / А.А.Мануйлов, И.А.Семенов - Опубл. 27.12.2007, Бюл. №36].

Наиболее близким техническим решением, принятым за прототип, является усилитель (повторитель) напряжения постоянного тока, приведенный на фиг.1 [US Patent 04629997. Amplifier active load / Kuo; James R. - Dec. 16, 1986]. При этом схему прототипа можно преобразовать в СН, введя источник опорного напряжения, делитель напряжения обратной связи, а также дополнительный регулирующий транзистор. Преобразованная схема прототипа приведена на фиг.2.

Недостатком прототипа является недостаточно высокий коэффициент стабилизации по входному напряжению. Это объясняется наличием конечного сопротивления коллектор-база транзисторов, которое ведет к изменению режима работы СН при изменении входного напряжения.

Задача, на решение которой направлено предлагаемое изобретение, заключается в обеспечении заявляемого технического результата - снижения коэффициента нестабильности по входному напряжению.

Для достижения заявляемого технического результата в преобразованную схему прототипа, содержащую первый резистор, подключенный одним выводом к выходной клемме, второй резистор, подключенный одним выводом к общей шине, первый транзистор, подключенный эмиттером к шине питания, второй транзистор, подключенный эмиттером к шине питания, а объединенными базой и коллектором - к базе первого транзистора, третий транзистор, подключенный эмиттером к базе первого транзистора, а базой - к коллектору первого транзистора, четвертый транзистор, подключенный коллектором к шине питания, а базой - к коллектору первого транзистора, пятый транзистор, подключенный коллектором к эмиттеру четвертого транзистора, а базой - к коллектору третьего транзистора, шестой транзистор, подключенный коллектором к шине питания, базой - к эмиттеру пятого транзистора, а эмиттером - к выходной клемме, седьмой транзистор, подключенный коллектором к коллектору первого транзистора, источник опорного напряжения, включенный между базой седьмого транзистора и общей шиной, восьмой транзистор, подключенный коллектором к коллектору третьего транзистора, а базой - к точке соединения вторых выводов первого и второго резисторов, источник тока, включенный между точкой соединения эмиттеров седьмого и восьмого транзисторов и общей шиной, введен третий резистор, один вывод которого подключен к шине питания, девятый и десятый транзисторы, подключенные эмиттерами к выходной клемме, а объединенными базами и коллектором девятого транзистора - к второму выводу третьего резистора, коллектор десятого транзистора подключен к коллектору третьего транзистора.

Оригинальная схема прототипа приведена на фиг.1, а схема прототипа, преобразованная в СН, - на фиг.2. Схема заявляемого устройства представлена на фиг.3.

Заявляемый СН (фиг.3) содержит первый транзистор 1, подключенный эмиттером к шине питания, второй транзистор 2, подключенный эмиттером к шине питания, а объединенными базой и коллектором - к базе транзистора 1, третий транзистор 3, подключенный эмиттером к базе транзистора 1, а базой - к коллектору транзистора 1, четвертый транзистор 4, подключенный коллектором к шине питания, а базой - к коллектору транзистора 1, пятый транзистор 5, подключенный коллектором к эмиттеру транзистора 4, а базой - к коллектору транзистора 3, шестой транзистор 6, подключенный коллектором к шине питания, базой - к эмиттеру транзистора 5, а эмиттером - к выходной клемме, седьмой транзистор 7, подключенный коллектором к коллектору транзистора 1, восьмой транзистор 8, подключенный коллектором к коллектору транзистора 3, девятый транзистор 9 и десятый транзистор 10, подключенные эмиттерами к выходной клемме, а объединенными базами - к коллектору транзистора 9, коллектор транзистора 10 подключен к коллектору транзистора 3, первый резистор 11, включенный между выходной клеммой и базой транзистора 8, второй резистор 12, включенный между базой транзистора 8 и общей шиной, третий резистор 13, включенный между шиной питания и коллектором транзистора 9, источник опорного напряжения 14, включенный между базой транзистора 7 и общей шиной, источник тока 15, включенный между общей шиной и точкой соединения эмиттеров транзисторов 7 и 8.

Прежде чем рассмотреть работу заявляемого устройства, рассмотрим работу преобразованной схемы прототипа (фиг.2), так как это необходимо для сопоставительного анализа. Выходное напряжение U_вых такого стабилизатора определяется значением опорного напряжения U_оп, разностью напряжений база-эмиттер ΔU_бэ транзисторов VT7 и VT8 дифференциального каскада (ДК), а также коэффициентом передачи делителя напряжения обратной связи на резисторах R1 и R2, что может быть описано следующим выражением:

где R₁ и R₂ - сопротивления резисторов R₁ и R₂ соответственно.

Дифференцируя выражение (1), можно определить приращение выходного напряжения dU_вых, возникающее при воздействии основных дестабилизирующих факторов - изменений тока нагрузки и входного напряжения:

где dΔU_бэ - приращение разности напряжений база-эмиттер транзисторов ДК, определяемое режимом его работы.

Считая токи эмиттеров I_э транзисторов ДК одинаковыми, а их приращения dI_э - достаточно малыми, равными по модулю, но противоположными по знаку, выражение (2) можно привести к следующему виду:

где r_э - дифференциальное сопротивление база-эмиттер каждого из транзисторов ДК.

Из выражения (3) следует, что нестабильность выходного напряжения СН тем меньше, чем меньше изменение тока транзисторов ДК. Достоинством схемы прототипа является незначительное изменение тока транзисторов ДК в широком диапазоне изменений тока нагрузки благодаря наличию местной положительной обратной связи, обеспечиваемой транзисторами VT1-VT5 и значительно увеличивающей коэффициент передачи выходного тока ДК на вход регулирующего транзистора VT6.

Так, при достаточно большом коэффициенте передачи по току β₁-β₅ транзисторов VT1-VT5 в схеме с общим эмиттером, выполнении равенств β₄=β₅ и K=1, где K - коэффициент передачи по току «зеркала Вильсона» на транзисторах VT1-VT3, токи баз транзисторов VT4 и VT5 и их приращения будут равны. Следовательно, требуемое приращение тока нагрузки возникает не за счет изменения статического режима работы ДК, а за счет работы цепи положительной обратной связи, обеспечиваемой транзисторами VT1-VT5.

Однако схема прототипа не позволяет получить достаточно высокий коэффициент стабилизации по входному напряжению. Так, приращение входного напряжения ведет к изменению режима работы СН, обуславливаемому в основном наличием дифференциальных сопротивлений коллектор-база транзисторов VT3, VT5, VT6 и VT7. Чтобы скомпенсировать изменение соответствующих токов, действие цепи отрицательной обратной связи приводит к изменению тока транзисторов ДК, а это вызывает приращение dΔU_бэ и, соответственно, dU_вых.

Основное отличие в работе заявляемого устройства состоит в том, что изменение входного напряжения ведет еще и к приращению тока через резистор 13, которое через токовое зеркало на транзисторах 9 и 10 передается на выход ДК. При этом нужно выбрать такое значение сопротивления резистора 13, чтобы полностью скомпенсировать изменение режима работы СН именно действием элементов 9, 10, 13, а не действием цепи отрицательной обратной связи. Можно показать, что значение сопротивления резистора 13 должно равняться эквивалентному сопротивлению прямой передачи, приведенному к выходу ДК.

На фиг.4 приведена схема, а на фиг.5 - соответствующие результаты схемотехнического моделирования. В моделируемой схеме к одному источнику питания (V+) подключены и преобразованная схема прототипа (левая часть фиг.4), и заявляемый СН (правая часть фиг.4), нагруженные резисторами Rn1 и Rn2 соответственно. На фиг.5 представлены графики, показывающие изменение выходного напряжения прототипа (линия со знаками □) и заявляемого СН (линия со знаками ◊) при изменении напряжения питания (горизонтальная ось). Из результатов моделирования можно сделать следующий вывод: при равных изменениях напряжения питания и практически одинаковых токах нагрузки абсолютное изменение выходного напряжения заявляемого СН не превышает 0,1 мВ и оказывается существенно меньше, чем в схеме прототипа (3,6 мВ).

Таким образом, и проведенный анализ, и данные схемотехнического моделирования подтверждают, что достигается заявляемый технический результат - снижение коэффициента нестабильности по входному напряжению.

Стабилизатор напряжения, содержащий первый резистор, подключенный одним выводом к выходной клемме, второй резистор, подключенный одним выводом к общей шине, первый транзистор, подключенный эмиттером к шине питания, второй транзистор, подключенный эмиттером к шине питания, а объединенными базой и коллектором - к базе первого транзистора, третий транзистор, подключенный эмиттером к базе первого транзистора, а базой - к коллектору первого транзистора, четвертый транзистор, подключенный коллектором к шине питания, а базой - к коллектору первого транзистора, пятый транзистор, подключенный коллектором к эмиттеру четвертого транзистора, а базой - к коллектору третьего транзистора, шестой транзистор, подключенный коллектором к шине питания, базой - к эмиттеру пятого транзистора, а эмиттером - к выходной клемме, седьмой транзистор, подключенный коллектором к коллектору первого транзистора, источник опорного напряжения, включенный между базой седьмого транзистора и общей шиной, восьмой транзистор, подключенный коллектором к коллектору третьего транзистора, а базой - к точке соединения вторых выводов первого и второго резисторов, источник тока, включенный между точкой соединения эмиттеров седьмого и восьмого транзисторов и общей шиной, отличающийся тем, что введен третий резистор, один вывод которого подключен к шине питания, девятый и десятый транзисторы, подключенные эмиттерами к выходной клемме, а объединенными базами и коллектором девятого транзистора - ко второму выводу третьего резистора, коллектор десятого транзистора подключен к коллектору третьего транзистора.