Каскодный дифференциальный усилитель

Каскодный дифференциальный усилитель

Иллюстрации

Показать все

Реферат

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, прецизионных решающих усилителях с малыми значениями эдс смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные усилители (ДУ) с существенными различными параметрами. Особое место занимают ОУ на базе «перегнутых» каскодов [1-14], получившие широкое применение в микроэлектронных изделиях. Предлагаемое изобретение относится к данному типу устройств.

Наиболее близким по технической сущности к заявляемому ДУ является классическая схема (фиг.1), представленная в патенте фирмы Motorola (США) №5.734.296, которая также присутствует в других патентах и монографиях [1-14].

Существенный недостаток известного ДУ (фиг.1) состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля U_см.

Основная задача предлагаемого изобретения состоит в уменьшении напряжения смещения нуля U_см, а также его дрейфа в условиях температурных и радиационных воздействий.

Поставленная задача достигается тем, что в каскодном дифференциальном усилителе (КДУ) (фиг.1), содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, имеющее низкоомный 5 и высокоомный 6 эмиттерные входы, основной инвертирующий вход 7 и токовый выход 8, первый 9 и второй 10 вспомогательные транзисторы, эмиттеры которых через первый 11 и второй 12 токостабилизирующие двухполюсники связаны с первой 13 шиной источника питания, цепь установления статического режима 14, связанную с базой первого 9 вспомогательного транзистора, буферный усилитель 15, входной транзистор 16 которого соединен с коллектором второго 10 вспомогательного транзистора и подключен к токовому выходу 8 токового зеркала 4, коллектор первого 9 вспомогательного транзистора связан с основным инвертирующим входом 7 токового зеркала 4, низкоомный 5 и высокомный 6 эмиттерные входы токового зеркала 4 соединены соответственно с первым 2 и вторым 3 токовыми выходами входного дифференциального каскада 1 и через третий 17 и четвертый 18 токостабилизирующие двухполюсники связаны со второй 19 шиной источника питания, предусмотрены новые элементы и связи - база второго 10 вспомогательного транзистора соединена с эмиттером первого 9 вспомогательного транзистора, а тип проводимости входного транзистора 16 буферного усилителя 15 совпадает с типом проводимости второго 10 вспомогательного транзистора.

Схема усилителя-прототипа показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с п.1 и п.2 формулы изобретения.

На чертежах фиг.3 и фиг.4 показаны схемы рекомендуемого токового зеркала, в том числе в соответствии с п.2 формулы изобретения (фиг.3).

На чертежах фиг.5 и фиг.6 приведены схемы КДУ-прототипа (фиг.5) и заявляемого КДУ (фиг.6) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На чертеже фиг.7 показаны результаты компьютерного моделирования схем фиг.5 и фиг.6 - зависимость напряжения смещения нуля U_см от температуры.

Каскодный дифференциальный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, имеющее низкоомный 5 и высокоомный 6 эмиттерные входы, основной инвертирующий вход 7 и токовый выход 8, первый 9 и второй 10 вспомогательные транзисторы, эмиттеры которых через первый 11 и второй 12 токостабилизирующие двухполюсники связаны с первой 13 шиной источника питания, цепь установления статического режима 14, связанную с базой первого 9 вспомогательного транзистора, буферный усилитель 15, входной транзистор 16 которого соединен с коллектором второго 10 вспомогательного транзистора и подключен к токовому выходу 8 токового зеркала 4, коллектор первого 9 вспомогательного транзистора связан с основным инвертирующим входом 7 токового зеркала 4, низкоомный 5 и высокоомный 6 эмиттерные входы токового зеркала 4 соединены соответственно с первым 2 и вторым 3 токовыми выходами входного дифференциального каскада 1 и через третий 17 и четвертый 18 токостабилизирующие двухполюсники связаны со второй 19 шиной источника питания. База второго 10 вспомогательного транзистора соединена с эмиттером первого 9 вспомогательного транзистора, а тип проводимости входного транзистора 16 буферного усилителя 15 совпадает с типом проводимости второго 10 вспомогательного транзистора. Статический режим транзистора 16 устанавливается двухполюсником 20, а входной дифференциальный каскад 1 реализован на транзисторах 21, 22 и двухполюснике 23.

На чертежах фиг.2 и фиг.3, в соответствии с п.2 формулы изобретения, токовое зеркало 4 содержит первый 24, второй 25 и третий 26 транзисторы, эмиттер первого 24 транзистора соединен с высокоомным эмиттерным входом 6 токового зеркала 4, эмиттер второго 25 транзистора связан с низкоомным эмиттерным входом 5 токового зеркала 4, база третьего 26 транзистора связана с коллектором первого 24 транзистора и соединена с основным инвертирующим входом 7 токового зеркала 4, коллектор третьего 26 транзистора соединен с выходом 8 токового зеркала 4, а объединенные базы первого 24 и второго 25 транзисторов подключены к коллектору второго 25 транзистора и эмиттеру третьего 26 транзистора.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2.

Если токи двухполюсника 23 равны величине 21₀, а двухполюсников 12, 11, 20 равны величине I₀, то токи эмиттеров и коллекторов транзисторов 9 и 24, и 25:

где I_б.i=I_э.i/β_i - ток базы i-го n-p-n (I_б.р) или p-n-р (I_б.n) транзистора при эмиттерном токе I_э.i=I₀;

β_i - коэффициент усиления по току базы i-го транзистора.

Поэтому входной (I_вх.7) и выходной (I_вых.8) токи токового зеркала 4

Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_бу=I_б.р - ток базы входного n-р-n транзистора 16 буферного усилителя 15.

Подставляя (1)÷(11) в (12), находим, что разностный ток, определяющий U_см КДУ:

Как следствие, при I_р=0 не требуется смещения нуля КДУ (фиг.2) на величину U_см, подача которого на его входы Вх.⁽⁺⁾1, Вх.^(-)2 компенсирует разностный ток I_р в узле «А».

Таким образом, в заявляемом устройстве уменьшается систематическая составляющая U_см, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см, зависящее от крутизны преобразования входного дифференциального напряжения u_вх КДУ в выходной ток узла «А»:

,

где r_э21=r_э22 - сопротивления эмиттерных переходов входных транзисторов 21 и 22 входного дифференциального каскада 1.

Поэтому для схем фиг.1-фиг.2

где φ_т=26 мВ - температурный потенциал.

В КДУ-прототипе (фиг.1) I_р≠0. Поэтому здесь систематическая составляющая U_см получается как минимум на порядок больше (U_см=603 мВ), чем в заявляемой схеме (U_см=-14,6 мкВ) (фиг.6).

Компьютерное моделирование схем фиг.5 и фиг.6 подтверждает данные теоретические выводы (фиг.7).

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

Источники информации

1. Патент США №5.734.296.

2. Патент США №4.293.824.

3. Патент RU №2331974.

4. Патент США №4.600.893.

5. Операционные усилители и компараторы [Текст]. - М.: Издательский дом «Додэка-XXI», 2001. - С.243-244.

6. Матавкин В.В. Быстродействующие операционные усилители [Текст] / В.В.Матавкин. - М.: «Радио и связь», 1989.

7. Патент США №6.456.162.

8. Патент США №6.501.333.

9. Патент США №6.542.030.

10. Патент США №4.293.824.

11. Патент США №5.734.296.

12. Патент США №5.420.540.

13. Патент США №5.523.718.

14. Патент США №4.644.295.

1. Каскодный дифференциальный усилитель, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, токовое зеркало (4), имеющее низкоомный (5) и высокоомный (6) эмиттерные входы, основной инвертирующий вход (7) и токовый выход (8), первый (9) и второй (10) вспомогательные транзисторы, эмиттеры которых через первый (11) и второй (12) токостабилизирующие двухполюсники связаны с первой (13) шиной источника питания, цепь установления статического режима (14), связанную с базой первого (9) вспомогательного транзистора, буферный усилитель (15), входной транзистор (16) которого соединен с коллектором второго (10) вспомогательного транзистора и подключен к токовому выходу (8) токового зеркала (4), коллектор первого (9) вспомогательного транзистора связан с основным инвертирующим входом (7) токового зеркала (4), низкоомный (5) и высокомный (6) эмиттерные входы токового зеркала (4) соединены соответственно с первым (2) и вторым (3) токовыми выходами входного дифференциального каскада (1) и через третий (17) и четвертый (18) токостабилизирующие двухполюсники связаны со второй (19) шиной источника питания, отличающийся тем, что база второго (10) вспомогательного транзистора соединена с эмиттером первого (9) вспомогательного транзистора, а тип проводимости входного транзистора (16) буферного усилителя (15) совпадает с типом проводимости второго (10) вспомогательного транзистора.

2. Устройство по п.1, отличающееся тем, что токовое зеркало (4) содержит первый (24), второй (25) и третий (26) транзисторы, эмиттер первого (24) транзистора соединен с высокоомным эмиттерным входом (6) токового зеркала (4), эмиттер второго (25) транзистора связан с низкоомным эмиттерным входом (5) токового зеркала (4), база третьего (26) транзистора связана с коллектором первого (24) транзистора и соединена с основным инвертирующим входом (7) токового зеркала (4), коллектор третьего (26) транзистора соединен с выходом (8) токового зеркала (4), а объединенные базы первого (24) и второго (25) транзисторов подключены к коллектору второго (25) транзистора и эмиттеру третьего (26) транзистора.