Дифференциальный операционный усилитель

Дифференциальный операционный усилитель

Иллюстрации

Показать все

Реферат

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных решающих усилителях с малыми значениями эдс смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами.

Особое место занимают дифференциальные операционные усилители (ОУ) с неуправляемой активной нагрузкой. Такие ОУ используются в быстродействующих и СВЧ-устройствах, имеют одноканальную структуру входного каскада и характеризуются меньшими фазовыми искажениями сигнала на высоких частотах. Предлагаемое изобретение относится к классу ОУ на базе несимметричных входных каскадов [1-11], которые до сих пор находили применение только в устройствах с низкими требованиями к стабильности нулевого уровня.

Наиболее близким по сущности к заявляемому техническому решению является классическая схема ОУ фиг.1, представленная в патенте США №4415868, которая также присутствует в большом числе других патентов и монографий, например, [1-11], имеющих в качестве цепи нагрузки входных транзисторов управляемые токовые зеркала или неуправляемые токостабилизирующие двухполюсники.

Существенный недостаток известного ОУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см), зависящей от свойств его архитектуры.

Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U_см и его температурного дрейфа.

Поставленная задача достигается тем, что в дифференциальном операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый выходной транзистор 4, коллектор и база которого соединены с базой второго 5 выходного транзистора, третий выходной транзистор 6, база которого соединена с коллектором второго 5 выходного транзистора и первым токовым выходом 2 входного дифференциального каскада 1, первый токостабилизирующий двухполюсник 7, буферный усилитель 8, вход которого соединен с коллектором третьего 6 выходного транзистора и вторым 9 токостабилизирующим двухполюсником, причем эмиттеры первого 4, второго 5, третьего 6 выходных транзисторов связаны с шиной 10 источника питания, предусмотрены новые элементы и связи - в схему введен первый дополнительный транзистор 11, коллектор которого соединен с коллектором первого 4 выходного транзистора, эмиттер связан с первым 7 токостабилизирующим двухполюсником, а база подключена к цепи смещения потенциалов 12.

Схема усилителя-прототипа показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с п.1, п.2 и п.3 формулы изобретения.

На чертеже фиг.3 и фиг.4 показаны схемы дифференциального ОУ-прототипа (фиг.3) и заявляемого ОУ (фиг.4) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На чертеже фиг.5 приведены температурные зависимости напряжения смещения нуля сравниваемых схем фиг.3 и фиг.4.

Дифференциальный операционный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый выходной транзистор 4, коллектор и база которого соединены с базой второго 5 выходного транзистора, третий выходной транзистор 6, база которого соединена с коллектором второго 5 выходного транзистора и первым токовым выходом 2 входного дифференциального каскада 1, первый токостабилизирующий двухполюсник 7, буферный усилитель 8, вход которого соединен с коллектором третьего 6 выходного транзистора и вторым 9 токостабилизирующим двухполюсником, причем эмиттеры первого 4, второго 5, третьего 6 выходных транзисторов связаны с шиной 10 источника питания. В схему введен первый дополнительный транзистор 11, коллектор которого соединен с коллектором первого 4 выходного транзистора, эмиттер связан с первым 7 токостабилизирующим двухполюсником, а база подключена к цепи смещения потенциалов 12. Входной дифференциальный каскад 1 реализован на транзисторах 13, 14 и двухполюснике 15.

В схеме фиг.2, в соответствии с п.2 формулы изобретения, в схему также введен транзистор терморадиационной компенсации 16, эмиттер и база которого связаны цепью смещения потенциалов 12, а коллектор соединен с коллектором второго 5 выходного транзистора.

Кроме этого, на чертеже фиг.2, в соответствии с п.3 формулы изобретения, второй 3 токовый выход входного дифференциального каскада 1 связан с шиной источника питания 10 через дополнительный р-n переход 17.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2, т.е. зависящие от схемотехники ОУ.

Если токи двухполюсников 15 и 9 равны величине 2I₀, а I₇=I₀, то токи коллекторов транзисторов схемы:

где I_б.р=I_э.i/β_i - ток базы n-p-n (I_б.р) или p-n-р (I_б.n) транзисторов при эмиттерном токе I_э.i=I₀;

β_i - коэффициент усиления по току базы транзисторов.

Учитывая, что транзистор 16 закрыт, находим, что разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_б.6=2I_б.n - ток базы p-n-р транзистора 6.

Таким образом, в заявляемом устройстве при выполнении условия (7) уменьшается систематическая составляющая U_см, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см, зависящее от крутизны S преобразования входного дифференциального напряжения u_вх в выходной ток узла «А»:

где r_э13=r_э14 - сопротивления эмиттерных переходов входных транзисторов 13 и 14 входного дифференциального каскада 1.

Поэтому для схемы фиг.2

где φ_т=26 мВ - температурный потенциал.

В ОУ-прототипе I_р≠0, поэтому здесь систематическая составляющая U_см получается как минимум на порядок больше (U_см=-1,14 мВ), чем в заявляемой схеме (U_см=5,6 мкВ).

Компьютерное моделирование схем фиг.3 и фиг.4 подтверждает (фиг.5) данные теоретические выводы.

Несмотря на существенное уменьшение β транзисторов вследствие радиационных воздействий предлагаемый ОУ имеет меньшее напряжение смещения нуля, чем ОУ-прототип.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

Библиографический список

1. Патент США №4415868, fig.3.

2. Патент ФРГ №2928841, fig.3.

3. Патент Японии JP 54-34589, кл. 98 (5) А014.

4. Патент Японии JP 154-10221, кл. H03F 3/45.

5. Патент Японии JP 54-102949, кл. 98 (5) А21.

6. Патент США №4366442, fig.2.

7. Патент США №6426678.

8. Патентная заявка США 2007/0152753, fig.5c.

9. Патент США №6531920, fig.4.

10. Патент США №4262261.

11. Ежков Ю.А. Справочник по схемотехнике усилителей. - 2-е изд., перераб. - М.: ИП РадиоСофт, 2002. - 272 с. - Рис.9.3 (стр.235).

1. Дифференциальный операционный усилитель, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, первый выходной транзистор (4), коллектор и база которого соединены с базой второго (5) выходного транзистора, третий выходной транзистор (6), база которого соединена с коллектором второго (5) выходного транзистора и первым токовым выходом (2) входного дифференциального каскада (1), первый токостабилизирующий двухполюсник (7), буферный усилитель (8), вход которого соединен с коллектором третьего (6) выходного транзистора и вторым (9) токостабилизирующим двухполюсником, причем эмиттеры первого (4), второго (5), третьего (6) выходных транзисторов связаны с шиной (10) источника питания, отличающийся тем, что в схему введен первый дополнительный транзистор (11), коллектор которого соединен с коллектором первого (4) выходного транзистора, эмиттер связан с первым (7) токостабилизирующим двухполюсником, а база подключена к цепи смещения потенциалов (12).

2. Устройство по п.1, отличающееся тем, что в схему введен транзистор терморадиационной компенсации (16), эмиттер и база которого связаны цепью смещения потенциалов (12), а коллектор соединен с коллектором второго (5) выходного транзистора.

3. Устройство по п.1, отличающееся тем, что второй (3) токовый выход входного дифференциального каскада (1) связан с шиной источника питания (10) через дополнительный р-n переход (17).