Дифференциальный операционный усилитель

Дифференциальный операционный усилитель

Иллюстрации

Показать все

Реферат

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и решающих усилителях с малыми значениями э.д.с. смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами.

Особое место занимают дифференциальные операционные усилители (ОУ) с активной нагрузкой, обеспечивающей непосредственное управление двухтактным буферным усилителем. Такие ОУ имеют одноканальную структуру передачи сигнала по цепи общей отрицательной обратной связи и характеризуются меньшими фазовыми искажениями сигнала, более высокими показателями, характеризующими устойчивость ОУ.

Предлагаемое изобретение относится к классу ОУ на базе несимметричных входных каскадов [1-11], которые до сих пор находили применение только в устройствах с низкими требованиями к стабильности нулевого уровня.

Наиболее близким по сущности к заявляемому техническому решению является классическая схема ОУ, фиг.1, представленная в патенте США №4.415.868 fig.3, которая также присутствует в большом числе других патентов и монографий, например [1-11], имеющих в качестве цепи нагрузки входных транзисторов токовые зеркала с несимметричным включением (по отношению к входному каскаду). Это одна из перспективных архитектур ОУ, так как она обеспечивает (при минимально возможной сложности) получение двуполярных амплитуд выходного напряжения, близких к напряжениям питания

Существенный недостаток известного ОУ, фиг.1, состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см), связанной с несимметрией его архитектуры.

Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U_см, а также его температурного и радиационного дрейфа.

Поставленная задача достигается тем, что в дифференциальном операционном усилителе, фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами и входом 4 общей эмиттерной цепи, первый вспомогательный транзистор 5, коллектор которого подключен ко входу 4 общей эмиттерной цепи входного дифференциального каскада 1, а база связана с цепью смещения потенциалов 6 и базой второго 7 вспомогательного транзистора, токовое зеркало 8, вход которого связан с первым 2 токовым выходом входного дифференциального каскада 1, а выход подключен к базе входного транзистора 9 буферного усилителя 10 и к коллектору второго 7 вспомогательного транзистора, предусмотрены новые элементы и связи - в схему введены первый 11, второй 12 и третий 13 дополнительные транзисторы, базы первого 11 и второго 12 дополнительных транзисторов соединены с эмиттером первого 5 вспомогательного транзистора и первым 14 дополнительным двухполюсником, коллектор первого 11 дополнительного транзистора соединен с эмиттером второго 7 вспомогательного транзистора, а эмиттер через второй 15 дополнительный двухполюсник связан с шиной источника питания 16, коллектор второго 12 дополнительного транзистора соединен с эмиттером третьего 13 дополнительного транзистора, а эмиттер через третий 17 дополнительный двухполюсник соединен с шиной источника питания 16, коллектор третьего 13 дополнительного транзистора связан с эмиттером входного транзистора 9 буферного усилителя 10 и выходом устройства, а база соединена с цепью смещения потенциалов 6.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 формулы изобретения.

Схема ОУ, соответствующая п.2 формулы изобретения, показана на фиг.3.

На фиг.4 представлена модифицированная схема ОУ, фиг.3.

На фиг.5 и фиг.6 показаны схемы дифференциального ОУ-прототипа (фиг.5) и заявляемого ОУ (фиг.6) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар» при идентичных токах двухполюсников I₁=I₂=I₃=I₄=1 мА.

На фиг.8 и фиг.9 приведены схемы известного (фиг.8) и заявляемого (фиг.9) ОУ в среде PSpice для случая, когда ток двухполюсника I₃=1,5 мА.

На фиг.10 приведены результаты компьютерного моделирования U_см схем на фиг.8 и фиг.9.

Дифференциальный операционный усилитель, фиг.2, содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами и входом 4 общей эмиттерной цепи, первый вспомогательный транзистор 5, коллектор которого подключен ко входу 4 общей эмиттерной цепи входного дифференциального каскада 1, а база связана с цепью смещения потенциалов 6 и базой второго 7 вспомогательного транзистора, токовое зеркало 8, вход которого связан с первым 2 токовым выходом входного дифференциального каскада 1, а выход подключен к базе входного транзистора 9 буферного усилителя 10 и к коллектору второго 7 вспомогательного транзистора. В схему введены первый 11, второй 12 и третий 13 дополнительные транзисторы, базы первого 11 и второго 12 дополнительных транзисторов соединены с эмиттером первого 5 вспомогательного транзистора и первым 14 дополнительным двухполюсником, коллектор первого 11 дополнительного транзистора соединен с эмиттером второго 7 вспомогательного транзистора, а эмиттер через второй 15 дополнительный двухполюсник связан с шиной источника питания 16, коллектор второго 12 дополнительного транзистора соединен с эмиттером третьего 13 дополнительного транзистора, а эмиттер через третий 17 дополнительный двухполюсник соединен с шиной источника питания 16, коллектор третьего 13 дополнительного транзистора связан с эмиттером входного транзистора 9 буферного усилителя 10 и выходом устройства, а база соединена с цепью смещения потенциалов 6.

Кроме этого на фиг.3 в соответствии с п.2 формулы изобретения в схему введен четвертый дополнительный транзистор 20, коллектор которого связан со входом 4 общей эмиттерной цепи входного дифференциального каскада 1, база связана с цепью смещения потенциалов 6, эмиттер подключен к эмиттеру первого 5 вспомогательного транзистора, причем первый дополнительный двухполюсник 14 выполнен в виде двух вспомогательных токостабилизирующих двухполюсников 21 и 22.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме на фиг.2, т.е. зависящие от схемотехники ОУ.

Если ток двухполюсника 14 равен величине 2I₀, а двухполюсников 15 и 17 - величине I₀, то токи эмиттеров и коллекторов транзисторов схемы:

где I_б.i=I_э.i/β_i - ток базы n-p-n (I_б.р) или р-n-р (I_б.n) транзисторов при эмиттерном токе I_э.i=I₀;

I_вх.8=I_вых.8 - входной и выходной токи токового зеркала 8;

β_i - коэффициент усиления по току базы транзисторов.

Поэтому разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_б.9=I_б.р - ток базы транзистора 9.

Таким образом, в заявляемом устройстве при выполнении условия (8) уменьшается систематическая составляющая U_см, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см, зависящее от крутизны S преобразования входного дифференциального напряжения u_вх в выходной ток узла «А»:

где r_э18=r_э19 - сопротивления эмиттерных переходов входных транзисторов 18 и 19 входного дифференциального каскада 1. Поэтому для схемы на фиг.2

где φ_т=26 мВ - температурный потенциал.

В ОУ-прототипе I_p≠0, поэтому здесь систематическая составляющая U_см получается как минимум на порядок больше, чем в заявляемой схеме.

Введение транзистора 20 обеспечивает температурную и радиационную компенсацию дрейфа токов на подложку транзисторов 7 и 11.

Компьютерное моделирование схем на фиг.5, фиг.6, фиг.8, фиг.9 подтверждает (фиг.7, фиг.10) данные теоретические выводы.

Несмотря на существенное уменьшение β транзисторов вследствие радиационных воздействий предлагаемый ОУ и в этих условиях имеет меньшее напряжение смещения нуля, чем ОУ-прототип.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока и может использоваться в качестве IP-модулей современных систем на кристалле.

Библиографический список

1. Патент США №4.415.868, fig.3.

2. Патент ФРГ №2928841, fig.3.

3. Патент Японии JP 54-34589, кл. 98 (5) А014.

4. Патент Японии JP 154-10221, кл. H03F 3/45.

5. Патент Японии JP 54-102949, кл. 98(5) А21.

6. Патент США №4.366.442, fig.2.

7. Патент США №6.426.678.

8. Патентная заявка США 2007/0152753, fig.5c.

9. Патент США №6.531.920, fig.4.

10. Патент США №4.262.261.

11. Ежков Ю.А. Справочник по схемотехнике усилителей. - 2-е изд., перераб. - М.: ИП Радиософт, 2002. - 272 с. - Рис.9.3 (стр.235).

1. Дифференциальный операционный усилитель, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами и входом (4) общей эмиттерной цепи, первый вспомогательный транзистор (5), коллектор которого подключен ко входу (4) общей эмиттерной цепи входного дифференциального каскада (1), а база связана с цепью смещения потенциалов (6) и базой второго (7) вспомогательного транзистора, токовое зеркало (8), вход которого связан с первым (2) токовым выходом входного дифференциального каскада (1), а выход подключен к базе входного транзистора (9) буферного усилителя (10) и к коллектору второго (7) вспомогательного транзистора, отличающийся тем, что в схему введены первый (11), второй (12) и третий (13) дополнительные транзисторы, базы первого (11) и второго (12) дополнительных транзисторов соединены с эмиттером первого (5) вспомогательного транзистора и первым (14) дополнительным токостабилизирующим двухполюсником, коллектор первого (11) дополнительного транзистора соединен с эмиттером второго (7) вспомогательного транзистора, а эмиттер - через второй (15) дополнительный токостабилизирующий двухполюсник связан с шиной источника питания (16), коллектор второго (12) дополнительного транзистора соединен с эмиттером третьего (13) дополнительного транзистора, а эмиттер - через третий (17) дополнительный токостабилизирующий двухполюсник соединен с шиной источника питания (16), коллектор третьего (13) дополнительного транзистора связан с эмиттером входного транзистора (9) буферного усилителя (10) и выходом устройства, а база - соединена с цепью смещения потенциалов (6).

2. Дифференциальный операционный усилитель по п.1, отличающийся тем, что в схему введен четвертый дополнительный транзистор (20), коллектор которого связан со входом (4) общей эмиттерной цепи входного дифференциального каскада (1), база связана с цепью смещения потенциалов (6), эмиттер - подключен к эмиттеру первого (5) вспомогательного транзистора, причем первый дополнительный токостабилизирующий двухполюсник (14) выполнен в виде двух вспомогательных токостабилизирующих двухполюсников (21) и (22).