Дифференциальный операционный усилитель

Дифференциальный операционный усилитель

Иллюстрации

Показать все

Реферат

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и решающих усилителях с малыми значениями эдс смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами.

Особое место занимают дифференциальные операционные усилители (ОУ) с неуправляемой активной нагрузкой. Такие ОУ имеют одноканальную структуру входного каскада по петле отрицательной обратной связи и характеризуются меньшими фазовыми искажениями сигнала и хорошими параметрами устойчивости.

Предлагаемое изобретение, также относится к классу ОУ на базе несимметричных входных каскадов [1-11], которые до сих пор находили применение только в устройствах с низкими требованиями к стабильности нулевого уровня.

Наиболее близким по сущности к заявляемому техническому решению является классическая схема ОУ фиг.1, представленная в патенте фирмы Nationce Simicouductor США №4415868 fig.3, которая также присутствует в большом числе других патентов и монографий, например, [1-11], имеющих в качестве цепи нагрузки входных транзисторов токовые зеркала с несимметричным включением (по отношению к входному каскаду).

Существенный недостаток известного ОУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см), зависящей от свойств его архитектуры.

Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U_см и его температурного дрейфа.

Поставленная задача достигается тем, что в дифференциальном операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый выходной транзистор 4, коллектор и база которого соединены с базой второго 5 выходного транзистора, третий выходной транзистор 6, база которого соединена с коллектором второго 5 выходного транзистора и первым токовым выходом 2 входного дифференциального каскада 1, первый токостабилизирующий двухполюсник 7, связанный с базой второго 5 выходного транзистора, буферный усилитель 8, вход которого соединен с коллектором третьего 6 выходного транзистора и вторым 9 токостабилизирующим двухполюсником, причем эмиттеры первого 4, второго 5, третьего 6 выходных транзисторов связаны с первой 10 шиной источника питания, предусмотрены новые элементы и связи - в схему введен первый 11 дополнительный транзистор, эмиттер которого связан со вторым 3 токовым выходом входного дифференциального каскада, коллектор соединен с первой 10 шиной источника питания, а база подключена к базе третьего 6 выходного транзистора.

Схема усилителя-прототипа показана на фиг.1.

На фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.

На фиг.3 и 4 показаны схемы дифференциального ОУ-прототипа (фиг.3) и заявляемого ОУ (фиг.4) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.5 приведены температурные зависимости напряжения смещения нуля сравниваемых схем фиг.3 и 4.

Дифференциальный операционный усилитель (фиг.2) содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый выходной транзистор 4, коллектор и база которого соединены с базой второго 5 выходного транзистора, третий выходной транзистор 6, база которого соединена с коллектором второго 5 выходного транзистора и первым токовым выходом 2 входного дифференциального каскада 1, первый токостабилизирующий двухполюсник 7, связанный с базой второго 5 выходного транзистора, буферный усилитель 8, вход которого соединен с коллектором третьего 6 выходного транзистора и вторым 9 токостабилизирующим двухполюсником, причем эмиттеры первого 4, второго 5, третьего 6 выходных транзисторов связаны с первой 10 шиной источника питания. В схему введен первый 11 дополнительный транзистор, эмиттер которого связан со вторым 3 токовым выходом входного дифференциального каскада, коллектор соединен с первой 10 шиной источника питания, а база подключена к базе третьего 6 выходного транзистора.

Кроме этого в схему фиг.2, в соответствии с п.2 формулы изобретения, введены первый 12 и второй 13 транзисторы терморадиационной компенсации, коллекторы которых соединены с базой второго 5 выходного транзистора, а эмиттеры и базы объединены и связаны со второй 14 шиной источника питания. Входной каскад 1 реализован на основе транзисторов 15, 16 и двухполюсника 17. Для повышения стабильности U_см в схему также введен р-n переход 18.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2, т.е. зависящие от схемотехники ОУ.

Если токи двухполюсников 17 и 9 равны величине 2I₀, a двухполюсника 7 - величине I₀, то токи коллекторов транзисторов схемы:

где I_б.i = I_э.i β_i - ток базы n-p-n (I_б.p) или p-n-p (I_б.n) транзисторов при эмиттерном токе I_э.i = I₀;

β_i - коэффициент усиления по току базы транзисторов.

Учитывая, что транзисторы 12, 13 закрыты, находим, что разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину равна нулю:

где I_б.6 = 2I_б.n - ток базы p-n-p транзистора 6.

Таким образом, в заявляемом устройстве при выполнении условия (6) уменьшается систематическая составляющая U_см, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_cм, так как разностный ток I_р в узле «А» создает U_см, зависящее от крутизны S преобразования входного дифференциального напряжения U_см в выходной ток узла «А»:

где r_э15=r_э16 - сопротивления эмиттерных переходов входных транзисторов 15 и 16 входного дифференциального каскада 1. Поэтому для схемы фиг.2

где φ_т=26 мВ - температурный потенциал.

В ОУ-прототипе I_р≠0, поэтому здесь систематическая составляющая U_см получается значительно больше (U_см=-1,5 мВ), чем в заявляемой схеме (U_см=-29,8 мкВ).

Компьютерное моделирование схем фиг.3 и 4 подтверждает (фиг.5) данные теоретические выводы.

Кроме того, несмотря на существенное уменьшение β транзисторов вследствие радиационных воздействий, предлагаемый ОУ в этих условиях имеет меньший дрейф напряжения смещения нуля, чем ОУ-прототип.

Для минимизации U_см при повышенных температурах (t°>80°C) в схеме фиг.2 предусмотрены транзисторы 12 и 13, которые находятся в закрытом состоянии. Однако токи через их р-n переходы на подложку, которые существенно возрастают на высоких температурах (или при радиационных воздействиях), компенсируют соответствующие токи на подложку через р-n переходы транзистора 15 и диода 18. Это уменьшает производную dU_см/dT при t°>80°С.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

Источники информации

1. Патент США №4415868, fig.3.

2. Патент ФРГ №2928841, fig.3.

3. Патент Японии JP 54-34589, кл. 98(5) А014.

4. Патент Японии JP 154-10221, кл. H03F 3/45.

5. Патент Японии JP 54-102949, кл. 98(5) А21.

6. Патент США №4366442, fig.2.

7. Патент США №6426678.

8. Патентная заявка США 2007/0152753, fig.5c.

9. Патент США №6531920, fig.4.

10. Патент США №4262261.

11. Ежков Ю.А. Справочник по схемотехнике усилителей. - 2-е изд., перераб. - М.: ИП РадиоСофт, 2002. - 272 с. - Рис.9.3 (стр.235).

1. Дифференциальный операционный усилитель, содержащий входной дифференциальный каскад с первым и вторым токовыми выходами, первый выходной транзистор, коллектор и база которого соединены с базой второго выходного транзистора, третий выходной транзистор, база которого соединена с коллектором второго выходного транзистора и первым токовым выходом входного дифференциального каскада, первый токостабилизирующий двухполюсник, связанный с базой второго выходного транзистора, буферный усилитель, вход которого соединен с коллектором третьего выходного транзистора и вторым токостабилизирующим двухполюсником, причем эмиттеры первого, второго, третьего выходных транзисторов связаны с первой шиной источника питания, отличающийся тем, что в схему введен первый дополнительный транзистор, эмиттер которого связан со вторым токовым выходом входного дифференциального каскада, коллектор соединен с первой шиной источника питания, а база подключена к базе третьего выходного транзистора.

2. Дифференциальный операционный усилитель по п.1, отличающийся тем, что в схему введены первый и второй транзисторы терморадиационной компенсации, коллекторы которых соединены с базой второго выходного транзистора, а эмиттеры и базы объединены и связаны со второй шиной источника питания.