Дифференциальный операционный усилитель

Иллюстрации

Показать все

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных решающих усилителях с малыми значениями ЭДС смещения нуля). Технический результат: уменьшение абсолютного значения Uсм и его температурного и радиационного дрейфа. Дифференциальный операционный усилитель содержит входной дифференциальный каскад (ДК) (1) с первым (2) и вторым (3) токовыми выходами, токовое зеркало (4), вход которого соединен с первым (2) токовым выходом входного ДК (1), выход подключен к базе входного транзистора (5) выходного буферного усилителя (БУ) (6), первый (7) токостабилизирующий двухполюсник (ТД). В схему введен первый (8) и второй (9) дополнительные транзисторы, а также второй ТД (10), причем коллектор второго (9) дополнительного транзистора соединен с выходом токового зеркала (4), база соединена с эмиттером входного транзистора (5) БУ (6), а также с выходом устройства и вторым ТД (10), эмиттер первого (8) дополнительного транзистора соединен с первым ТД (7), коллектор подключен к эмиттеру второго (9) дополнительного транзистора, а база второго (8) дополнительного транзистора связана с цепью смещения потенциалов (11). 2 з.п. ф-лы, 7 ил.

Реферат

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных решающих усилителях с малыми значениями ЭДС смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами.

Особое место занимают дифференциальные операционные усилители (ОУ) с активной нагрузкой, обеспечивающей непосредственное управление двухтактным буферным усилителем. Такие ОУ имеют одноканальную структуру передачи сигнала по цепи отрицательной обратной связи и характеризуются меньшими фазовыми искажениями сигнала, более высокими показателями, характеризующими устойчивость ОУ.

Предлагаемое изобретение относится к классу ОУ на базе несимметричных входных каскадов [1-11], которые до сих пор находили применение только в устройствах с низкими требованиями к стабильности нулевого уровня.

Наиболее близким по сущности к заявляемому техническому решению является классическая схема ОУ (фиг.1), представленная в патенте США№4.366.442 fig.2, которая также присутствует в большом числе других патентов, например, [1-11], имеющих в качестве цепи нагрузки входных транзисторов управляемые токовые зеркала. В рамках такой архитектуры возможно построение простейших ОУ, обеспечивающих максимальную амплитуду выходного напряжения, близкую к напряжениям источников питания.

Существенный недостаток известного ОУ (фиг.1) состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (Uсм), зависящей от свойств его архитектуры.

Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения Uсм и его температурного и радиационного дрейфа.

Поставленная задача достигается тем, что в дифференциальном операционном усилителе (фиг.1), содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, вход которого соединен с первым 2 токовым выходом входного дифференциального каскада 1, выход подключен к базе входного транзистора 5 выходного буферного усилителя 6, первый 7 токостабилизирующий двухполюсник, предусмотрены новые элементы и связи - в схему введен первый 8 и второй 9 дополнительные транзисторы, а также второй 10 токостабилизирующий двухполюсник, причем коллектор второго 9 дополнительного транзистора соединен с выходом токового зеркала 4, база соединена с эмиттером входного транзистора 5 буферного усилителя 6, а также с выходом устройства и вторым 10 токостабилизирующим двухполюсником, эмиттер первого 8 дополнительного транзистора соединен с первым 7 токостабилизирующим двухполюсником, коллектор подключен к эмиттеру второго 9 дополнительного транзистора, а база второго 8 дополнительного транзистора связана с цепью смещения потенциалов 11.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 формулы изобретения.

На фиг.3 представлена схема заявляемого устройства в соответствии с п.2, а на фиг.4 - в соответствии с п.3 формулы изобретения.

На фиг.5 и фиг.6 показаны схемы дифференциального ОУ-прототипа (фиг.5) и заявляемого ОУ (фиг.6) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.7 приведены температурные зависимости напряжения смещения нуля сравниваемых схем фиг.5 и фиг.6.

Дифференциальный операционный усилитель (фиг.2) содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, вход которого соединен с первым 2 токовым выходом входного дифференциального каскада 1, выход подключен к базе входного транзистора 5 выходного буферного усилителя 6, первый 7 токостабилизирующий двухполюсник. В схему введен первый 8 и второй 9 дополнительные транзисторы, а также второй 10 токостабилизирующий двухполюсник, причем коллектор второго 9 дополнительного транзистора соединен с выходом токового зеркала 4, база соединена с эмиттером входного транзистора 5 буферного усилителя 6, а также выходом устройства и вторым 10 токостабилизирующим двухполюсником, эмиттер первого 8 дополнительного транзистора соединен с первым 7 токостабилизирующим двухполюсником, коллектор подключен к эмиттеру второго 9 дополнительного транзистора, а база второго 8 дополнительного транзистора связана с цепью смещения потенциалов 11. Входной дифференциальный каскад 1 выполнен на транзисторах 12, 13 и двухполюснике 14.

На фиг.3, в соответствии с п.2 формулы изобретения, в качестве цепи смещения потенциалов 11 используется дополнительный p-n-переход 15, включенный между выходом устройства и вторым 10 токостабилизирующим двухполюсником.

На фиг.4, в соответствии с п.3 формулы изобретения, первый 8 дополнительный транзистор содержит основной и дополнительный коллекторы, причем основной коллектор соединен с эмиттером второго 9 дополнительного транзистора, а дополнительный коллектор подключен к эмиттеру входного 5 транзистора буферного усилителя 6.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля Uсм в схеме фиг.2, т.е. зависящие от схемотехники ДУ.

Если ток двухполюсника 14 равен величине 2I0, а двухполюсников 7 и 10 - величине I0 (I7=I10=I0), то токи коллекторов транзисторов схемы:

где Iб.р=Iэ.ii - ток базы n-p-n (Iб.р) транзисторов при эмиттерном токе Iэ.i=I0;

βi - коэффициент усиления по току базы n-p-n транзисторов;

Iвх.4=Iвых.4 - входной и выходной токи токового зеркала 4.

С учетом (1)-(6) можно найти разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину:

где Iб.5=Iб.р - ток базы n-p-n транзистора 5.

Таким образом, в заявляемом устройстве при выполнении условия (7) уменьшается систематическая составляющая Uсм, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает Uсм, так как разностный ток Iр в узле «А» создает Uсм, зависящее от крутизны S преобразования входного дифференциального напряжения uвх в выходной ток узла «А»:

где rэ13=rэ12 - сопротивления эмиттерных переходов входных транзисторов 13 и 12 входного дифференциального каскада 1.

Поэтому для схемы фиг.2

где φт=26 мВ - температурный потенциал.

В ОУ-прототипе Ip≠0, поэтому здесь систематическая составляющая Uсм получается как минимум на порядок больше, чем в заявляемой схеме (фиг.5, фиг.6).

Компьютерное моделирование схем фиг.5 и фиг.6 подтверждает (фиг.7) данные теоретические выводы.

Кроме этого несмотря на существенное уменьшение β транзисторов вследствие радиационных воздействий предлагаемый ОУ имеет в этих условиях меньшее напряжение смещения нуля, чем ОУ-прототип.

В схеме фиг.3, соответствующей п.2 формулы изобретения, статический режим по цепи базы транзистора 8 устанавливается p-n-переходом 15 и двухполюсником 10.

Особенность схемы фиг.4 состоит в том, что здесь статический режим транзистора 5 устанавливается не только двухполюсником 10, но и дополнительным коллектором транзистора 8. Это повышает стабильность нуля при нестабильностях токов I14=2I0 и Iэ=2I0

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

Литература

1. Патент США №4.415.868 fig.3.

2. Патент ФРГ №2928841 fig.3.

3. Патент Японии JP 54-34589 кл. 98(5) А014.

4. Патент Японии JP 154-10221, кл. H03F 3/45.

5. Патент Японии JP 54-102949, кл. 98(5)А21.

6. Патент США №4.366.442 fig.2.

7. Патент США №6.426.678.

8. Патентная заявка США 2007/0152753 fig.5c.

9. Патент США №6.531.920, fig.4.

10. Патент США №4.262.261.

11. Ежков Ю.А. Справочник по схемотехнике усилителей. - 2-е изд., перераб. - М.: ИП РадиоСофт, 2002. - 272 с. - Рис.9.3 (стр.235).

1. Дифференциальный операционный усилитель, содержащий входной дифференциальный каскад с первым и вторым токовыми выходами, токовое зеркало, вход которого соединен с первым токовым выходом входного дифференциального каскада, выход подключен к базе входного транзистора выходного буферного усилителя, первый токостабилизирующий двухполюсник, отличающийся тем, что в схему введен первый и второй дополнительные транзисторы, а также второй токостабилизирующий двухполюсник, причем коллектор второго дополнительного транзистора соединен с выходом токового зеркала, база соединена с эмиттером входного транзистора буферного усилителя, а также выходом устройства и вторым токостабилизирующим двухполюсником, эмиттер первого дополнительного транзистора соединен с первым токостабилизирующим двухполюсником, коллектор подключен к эмиттеру второго дополнительного транзистора, а база второго дополнительного транзистора связана с цепью смещения потенциалов.

2. Дифференциальный операционный усилитель по п.1, отличающийся тем, что в качестве цепи смещения потенциалов (11) используется дополнительный p-n переход (15), включенный между выходом устройства и вторым (10) токостабилизирующим двухполюсником.

3. Дифференциальный операционный усилитель по п.1, отличающийся тем, что первый дополнительный транзистор содержит основной и дополнительный коллекторы, причем основной коллектор соединен с эмиттером второго дополнительного транзистора, а дополнительный коллектор подключен к эмиттеру входного транзистора буферного усилителя.